KR20000037885A - 미세패턴 형성 방법 - Google Patents

미세패턴 형성 방법 Download PDF

Info

Publication number
KR20000037885A
KR20000037885A KR1019980052677A KR19980052677A KR20000037885A KR 20000037885 A KR20000037885 A KR 20000037885A KR 1019980052677 A KR1019980052677 A KR 1019980052677A KR 19980052677 A KR19980052677 A KR 19980052677A KR 20000037885 A KR20000037885 A KR 20000037885A
Authority
KR
South Korea
Prior art keywords
layer
etching
photoresist
etched
sio
Prior art date
Application number
KR1019980052677A
Other languages
English (en)
Inventor
노재우
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980052677A priority Critical patent/KR20000037885A/ko
Publication of KR20000037885A publication Critical patent/KR20000037885A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 MLR(Multi- Layer Resist)과, 경사식각, 및 보호층을 이용하여 고집적화된 미세 패턴을 형성하기 위한 미세 패턴 형성 방법에 관한 것이다.
이를 위해 본 발명은 기판(10)상에 패턴을 만들고자 하는 금속층(11), 보호층(12), 제1 포토레지스트층(13), Si02층(14), 및 제2 포토레지스트층(15)을 순차적으로 형성하는 MLR 형성 단계, 형성하려는 패턴에 의해 상기 제2 포토레지스트층(15)을 사진 식각하는 사진 식각 단계, CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층(15)을 제거하고 SiO2층(14)을 식각하는 SiO2식각 단계, O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 제1 포토레지스트층(13)을 식각하는 제1 포토레지스트 식각 단계, 상기 SiO2층(14)을 제거하고 상기 식각된 제1 포토레지스트(13)의 선폭을 줄이기 위해 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각하는 경사 식각 단계; 및 상기 식각된 제1 포토레지스트(13)를 이용하여 상기 금속층(11)을 건식각(Dry Etching)하여 금속 패턴을 형성하는 건식각 단계를 수행한다.
따라서 본 발명은 기존의 광학 시스템을 이용하여 보다 미세한 선폭의 구현이 가능해지므로 고집적화된 소자의 개발이 가능해진다.

Description

미세 패턴 형성 방법(MICRO PATTERN MAKING METHOD)
본 발명은 미세 패턴을 형성하기 위한 미세 형성 방법에 관한 것으로, 특히 MLR(Multi- Layer Resist)과, 경사식각, 및 보호층을 이용하여 고집적화된 미세 패턴을 형성하기 위한 미세 패턴 형성 방법에 관한 것이다.
종래의 미세 패턴 형성 방법은 패턴 형성 물질상에 포토레지스트 패턴을 형성하고 이 패턴을 보호층으로 에칭하여 원하는 물질의 패턴을 형성하는 과정으로 이루어지는데, 이를 도 1을 참조하여 설명한다.
먼저, 도 1a 에 도시한 바와 같이 기판(1)상에 패턴 물질(2)과 포토레지스트층(3)을 순차적으로 형성한후, 도 1b 에 도시한 바와 같이 원하는 패턴 형상을 갖는 마스크(4)를 사용하여 노광시킨다. 이와 같이 마스크(4)를 통해 포토레지스트층(3)이 노광되면 포토레지스트층(3)이 반응하게 되고, 이를 현상기로 현상하면 도 1c 에 도시한 바와 같이 포토레지스트 패턴(3)을 형성하게 된다.
이를 포토레지스트 패턴(3)이 형성된 상태에서 에칭 과정을 수행하면 도 1d 에 도시한 바와 같이 원하는 물질의 패턴(2)이 형성되게 된다.
그러나 이러한 종래의 미세 패턴 형성 방법은 포토레지스트층(3)과 패턴읗 형성하려는 물질 사이의 굴절율 차와 회절에 의해 원하는 형태의 패턴이 형성되지 않는다.
즉, 도 1b 에 도시한 바와 같이 마스크(4)를 통해 입사되는 빔은 회절 현상을 일으키게 되고 이에 따라 비노출 영역(5)이 작아져서 포토레지스트 패턴이 거의 형성되지 않게 된다. 따라서 일정한 선폭을 유지하여야만 하고 도 1d와 도 1e 에 도시한 바와 같이 최소 선폭(6)(2)이 존재하게 된다.
이에 따라 현재 최소 선폭은 0.125㎛ 정도로 이루어지게 되어 적층형으로 고집적화를 구현하고 있다.
따라서 본 발명은 MLR(Multi- Layer Resist)과, 경사식각, 및 보호층을 이용하여 미세 선폭을 구현하므로써 고집적화가 가능하도록 하기 위한 미세 패턴 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 기판상에 패턴을 만들고자 하는 금속층, 보호층, 제1 포토레지스트층, Si02층, 및 제2 포토레지스트층을 순차적으로 형성하는 MLR 형성 공정, 형성하려는 패턴에 의해 상기 제2 포토레지스트층을 사진 식각하는 사진 식각 공정, CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층을 제거하고 SiO2층을 식각하는 SiO2식각 공정, O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 제1 포토레지스트층을 식각하는 제1 포토레지스트 식각 공정, 상기 SiO2층을 제거하고 상기 식각된 제1 포토레지스트의 선폭을 줄이기 위해 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각하는 경사 식각 공정; 및 상기 식각된 제1 포토레지스트를 이용하여 상기 금속층을 건식각(Dry Etching)하여 금속 패턴을 형성하는 건식각 공정에 의해 수행됨을 특징으로 하는 미세 패턴 형성 방법을 제공한다.
도 1 은 종래의 미세 패턴 형성 방법을 설명하기 위한 도면
도 2 는 본 발명에 의한 미세 패턴 형성 방법을 설명하기 위한 도면
도 3 은 O2가스에 대한 포토지스트와 SiO2의 에칭율 특성도
도 4 는 CF4가스에 대한 포토지스트와 SiO2의 에칭율 특성도
도 5 는 경사 식각 단계를 설명하기 위한 도면
도 6 은 경사 식각 각도를 설명하기 위한 도면
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판 11 : 금속층
12 : 보호층 13, 15 : 포토레지스트층
14 : SiO2
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에 의한 고반사 물질의 미세 패턴 형성 방법은 도 2 에 도시한 바와 같이 기판(10)상에 패턴을 만들고자 하는 금속층(11), 보호층(12), 제1 포토레지스트층(13), Si02층(14), 및 제2 포토레지스트층(15)을 순차적으로 형성하는 MLR 형성 공정(도 2a), 형성하려는 패턴에 의해 상기 제2 포토레지스트층(15)을 사진 식각하는 사진 식각 공정(도 2b), CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층(15)을 제거하고 SiO2층(14)을 식각하는 SiO2식각 공정(도 2c), O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 제1 포토레지스트층(13)을 식각하는 제1 포토레지스트 식각 공정(도 2d), 상기 SiO2층(14)을 제거하고 상기 식각된 제1 포토레지스트(13)의 선폭을 줄이기 위해 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각하는 경사 식각 공정(도 2e); 및 상기 식각된 제1 포토레지스트(13)를 이용하여 상기 금속층(11)을 건식각(Dry Etching)하여 금속 패턴을 형성하는 건식각 공정에 의해 수행된다.
이와 같이 이루어지는 본 발명에 의한 미세 패턴 형성 방법을 도 2, 도 3, 도 4, 및 도 5 를 참조하여 설명한다.
먼저, 도 2a 에 도시한 바와 같이 MLR 형성 공정를 수행하여 기판(10)상에 패턴을 만들고자 하는 금속층(11), 보호층(12), 제1 포토레지스트층(13), Si02층(14), 및 제2 포토레지스트층(15)을 순차적으로 형성한다.
즉, 도 2a 에 도시한 바와 같이 실리콘 웨이퍼와 같은 시판(10)에 패턴을 만들고자하는 금속층(11)을 증착하고, O2의 영향을 받지 않으면서 반사하지 않는 물질, 예를 들어 Ti 물질로 이루어진 보호층(12)을 상기 금속층(11) 위에 증착한다. 상기 보호층(12) 위에는 제1 포토레지스트층(13)을 층착하고, 상기 제2 포토레지스트층(13) 위에는 SiO2층(14)을 증착하고, 상기 SiO2층(14) 위에는 제2 포토레지스트층(15)을 증착하여 MLR(Multi-Layer Resist)와 같은 형태로 만든다.
이때 포토레지스트증(13, 15)는 스핀 코팅(Spin coating)으로 증착하고, 금속층(11), 보호층(12), 및 SiO2층(14)은 PVD 또는 CVD를 이용하여 증착한다.
이와 같이 MLR 형성 공정를 수행한후에는 도 2b 에 도시한 바와 같이 사진 식각 공정를 수행하여 형성하려는 패턴에 의해 상기 제2 포토레지스트층(15)을 사진 식각한다.
상기 사진 식각 공정를 수행한후에는 SiO2식각 공정를 수행한다. 즉, 도 2c 에 도시한 바와 같이 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층(15)을 제거하고 SiO2층(14)을 식각한다.
이때 상기 SiO2층(14)의 상부에 상기 사진 식각된 제2 포토레지스트층(15)이 잔류하지 않도록 도 3 에 도시한 O2에 의한 포토레지스트와 SiO2의 에칭율에 따라 O2가스의 농도를 조절하면서 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층(15)을 제거하고 SiO2층(14)을 식각한다.
즉, 도 3 에 도시한 바와 같이 O2가스의 농도를 높이면 포토레지스트의 에칭율이 높아지고 SiO2의 에칭율이 낮아지므로 이를 이용하여 제2 포토레지스트층(15)을 완전히 제거할 수 있다.
이는 상부의 제2 포토레지스트층(15)과 SiO2층(14)의 두께에 따라 에칭율을 조절하고 이를 위해서는 O2이 농도를 조절하면 된다.
이와 같이 SiO2식각 공정를 수행한후에는 제1 포토레지스트 식각 공정를 수행한다. 즉, 도 2d 에 도시한 바와 같이 O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 제1 포토레지스트층(13)을 식각한다.
O2플라즈마 RIE로 식각시에는 유기물인 포토레지스트는 급격히 식각되나 그외의 물질은 거의 식각되지 않는다. 따라서 도 2d 에 도시한 바와 같이 SiO2층(14)과 제1 포토레지스트층(13)의 패턴이 형성되게 된다.
이와 같이 제1 포토레지스트 식각 공정를 수행한후에는 도 2e 에 도시한 바와 같이 경사 식각 공정를 수행하여 상기 SiO2층(14)을 제거하고 상기 식각된 제1 포토레지스트(13)의 선폭을 줄이기 위해 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각한다.
이때, 경사 식각을 위해 기판(10)을 일정 각도(θ)만큼 경사지게 하거나 에칭 가스의 주입 방향을 일정 각도(θ)만큼 경사지게 한다.
또한, 상기 SiO2층(14)을 제거하고 상기 식각된 제2 포토레지스트(13)의 선폭을 줄이기 위해 포토레지스트와 SiO2의 에칭율이 동일한 상태에서 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각한다.
즉, 도 4 에 도시한 바와 같이 포토레지스트와 SiO2의 에칭율이 동일하도록 CF4가스의 농도를 조절하여 CF4+ O2플라즈마 RIE(Reactive Ion Etching)로 경사 식각하면 SiO2층(14)이 제거되면서 상기 식각된 제2 포토레지스트(13)의 선폭이 줄어든다.
이를 도 5를 참조하여 설명하면 다음과 같다.
도 5에서 CD는 종래에 구현한 최소 선폭이고, θ는 식각되는 각도이고, CD'는 본 발명에서 구현한 최소 선폭이고, d 는 12 포토레지스트층(13), 즉 하부 포토레지스트층의 두께이다.
여기서, CF4가스의 농도를 조절하여 포토레지스트와 SiO2의 에칭율은 동일하므로 l1과 l2는 동일하고, 본 발명에 의한 최소 선폭(CD')는 다음 수학식 1 에 나타낸 바와 같다.
따라서다음 수학식 2 가 된다.
따라서, 본 발명에 의한 최소 선폭(CD')은 만큼 감소된다.
최소 선폭(CD')를 더욱 좁게 하기 위해서는 제1 포토레지스트층(13)의 두께(d)를 증가시키거나 식각시의 식각 경사 각도(θ)를 감소시키면 된다.
그러나 식각 경사 각도(θ)를 감소시키게 되면 인접한 패턴과의 간격이 고려되어야 하는데, 이를 도 6을 참조하여 설명한다.
도 6에서 a 는 인접한 패턴과의 간격이고, b는 식각 제거된 포토레지스트의 폭이다. 따라서, 식각 경사 각도(θ)는 다음 수학식 3 과 같게 된다.
이와 같이 결정되는 경사 식각 각도(θ)는 상기 수학식 2와 수학식 3 중에서 큰 쪽으로 제한을 두어 실행한다.
한편, 상기 보호층(12)은 CF4+ O2플라즈마 RIE에 에칭이 되지 않는 Ti와 같은 재료로 이루어지므로 하부의 금속층(11)에는 거의 영향이 없다.
이와 같이 경사 식각 공정를 수행한후에는 도 2f 와 같이 건식각 공정를 수행하여 상기 식각된 제1 포토레지스트(13)를 이용하여 상기 금속층(11)을 건식각(Dry Etching)하여 금속 패턴을 형성한다.
즉, 도 2e 에 도시한 바와 같이 경사 식각에 의해 형성된 제1 포토레지스트(11)를 보호층으로 사용하여 건식각하면 도 2f 에 도시한 바와 같이 금속층(11)의 패턴을 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 미세 패턴 형성 방법은 기존의 광학 시스템을 이용하여 보다 미세한 선폭의 구현이 가능해지므로 고집적화된 소자의 개발이 가능해진다.

Claims (5)

  1. 기판(10)상에 패턴을 만들고자 하는 금속층(11), 보호층(12), 제1 포토레지스트층(13), Si02층(14), 및 제2 포토레지스트층(15)을 순차적으로 형성하는 MLR 형성 공정;
    형성하려는 패턴에 의해 상기 제2 포토레지스트층(15)을 사진 식각하는 사진 식각 공정;
    CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층(15)을 제거하고 SiO2층(14)을 식각하는 SiO2식각 공정;
    O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 제1 포토레지스트층(13)을 식각하는 제1 포토레지스트 식각 공정;
    상기 SiO2층(14)을 제거하고 상기 식각된 제1 포토레지스트(13)의 선폭을 줄이기 위해 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각하는 경사 식각 공정; 및
    상기 식각된 제1 포토레지스트(13)를 이용하여 상기 금속층(11)을 건식각(Dry Etching)하여 금속 패턴을 형성하는 건식각 공정에 의해 이루어짐을 특징으로 하는 미세 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 SiO2식각 공정는
    상기 SiO2층(14)의 상부에 상기 사진 식각된 제2 포토레지스트층(15)이 잔류하지 않도록 O2가스의 농도를 조절하면서 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 상기 사진 식각된 제2 포토레지스트층(15)을 제거하고 SiO2층(14)을 식각하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제 1 항에 있어서, 상기 경사 식각 공정는
    상기 SiO2층(14)을 제거하고 상기 식각된 제1 포토레지스트(13)의 선폭을 줄이기 위해 포토레지스트와 SiO2의 에칭율이 동일한 상태에서 CF4+ O2플라즈마 RIE(Reactive Ion Etching)를 이용하여 경사 식각하는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제 1 항에 있어서, 상기 보호층(12)은
    O2의 영향을 받지 않으면서 반사하지 않는 Ti 물질로 이루어짐을 특징으로 하는 미세 패턴 형성 방법.
  5. 제 1 항 또는 제 3 항에 있어서, 상기 경사 식각 공정는
    경사 식각하기 위해 기판을 일정 각도(θ)만큼 경사지게 하거나 에칭 가스의 주입 방향을 일정 각도(θ)만큼 경사지게 하여 수행됨을 특징으로 하는 미세 패턴 형성 방법.
KR1019980052677A 1998-12-02 1998-12-02 미세패턴 형성 방법 KR20000037885A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980052677A KR20000037885A (ko) 1998-12-02 1998-12-02 미세패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980052677A KR20000037885A (ko) 1998-12-02 1998-12-02 미세패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20000037885A true KR20000037885A (ko) 2000-07-05

Family

ID=19561087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052677A KR20000037885A (ko) 1998-12-02 1998-12-02 미세패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20000037885A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472259B1 (ko) * 2001-03-28 2005-03-08 샤프 가부시키가이샤 접착특성 및 트렌치 충전특성을 향상시키는 구리 증착전의 배리어금속 표면처리방법
KR100933560B1 (ko) * 2007-08-22 2009-12-28 부산대학교 산학협력단 패턴화된 실리콘 나노팁 제작방법
US8883374B2 (en) 2011-12-21 2014-11-11 Imec EUV photoresist encapsulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472259B1 (ko) * 2001-03-28 2005-03-08 샤프 가부시키가이샤 접착특성 및 트렌치 충전특성을 향상시키는 구리 증착전의 배리어금속 표면처리방법
KR100933560B1 (ko) * 2007-08-22 2009-12-28 부산대학교 산학협력단 패턴화된 실리콘 나노팁 제작방법
US8883374B2 (en) 2011-12-21 2014-11-11 Imec EUV photoresist encapsulation

Similar Documents

Publication Publication Date Title
US4891303A (en) Trilayer microlithographic process using a silicon-based resist as the middle layer
JP2803999B2 (ja) 半導体装置の微細パターン製造法
JPH04274238A (ja) 位相シフトマスクの作製方法
JP2008517448A (ja) リバーストーン処理を利用したリセス構造の形成方法
JPH10199864A (ja) 反射防止膜のエッチング方法
JPH06216024A (ja) 金属パターン膜の形成方法
US5160404A (en) Method of removing a patterned multilevel resist from a surface layer on a substrate
US6569581B2 (en) Alternating phase shifting masks
KR20010017089A (ko) 반도체소자의 미세 패턴의 제조방법
US6569761B2 (en) Method for shrinking critical dimension
KR20000037885A (ko) 미세패턴 형성 방법
KR100886419B1 (ko) 위상시프트 마스크의 제조 방법 및 위상시프트 마스크
JPH08123008A (ja) 位相シフトマスクおよびその製造方法
JP3047832B2 (ja) 半導体装置の製造方法
US5942355A (en) Method of fabricating a phase-shifting semiconductor photomask
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
KR20000037884A (ko) 미세 패턴 형성 방법
US6350547B1 (en) Oxide structure having a finely calibrated thickness
US7387869B2 (en) Method of forming pattern for semiconductor device
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology
JP2814848B2 (ja) 位相シフトマスク及びその製造方法
KR100226738B1 (ko) 마스크의 제조 방법
EP0766138A2 (en) Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process
JPH04291345A (ja) パターン形成方法
KR100310942B1 (ko) 초전도 소자의 포토리소그라피 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination