KR950010138B1 - 2중포트 메모리 및 2중포트 메모리의 억세스방법 - Google Patents

2중포트 메모리 및 2중포트 메모리의 억세스방법 Download PDF

Info

Publication number
KR950010138B1
KR950010138B1 KR1019910009499A KR910009499A KR950010138B1 KR 950010138 B1 KR950010138 B1 KR 950010138B1 KR 1019910009499 A KR1019910009499 A KR 1019910009499A KR 910009499 A KR910009499 A KR 910009499A KR 950010138 B1 KR950010138 B1 KR 950010138B1
Authority
KR
South Korea
Prior art keywords
address signal
coordinate system
memory
address
specific storage
Prior art date
Application number
KR1019910009499A
Other languages
English (en)
Other versions
KR920001532A (ko
Inventor
게이지 나미모토
히로마사 하야시
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920001532A publication Critical patent/KR920001532A/ko
Application granted granted Critical
Publication of KR950010138B1 publication Critical patent/KR950010138B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Abstract

내용 없음.

Description

2중포트 메모리 및 2중포트 메모리의 억세스방법
제1도는 본 발명의 제1실시예에 따른 2중포트 메모리의 블럭도.
제2도 및 제3도는 본 발명에 따른 좌표계의 구체예를 나타낸 도면.
제4도는 본 발명의 제2실시예에 따른 2중포트 메모리의 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
5 : 메모리어레이 13,23,31,33,35 : 어드레스회로
15,25,37,39,41 : 입출력회로 17,27,43,45 : 제어회로
[산업상의 이용분야]
본 발명은 랜덤억세스메모리에 관한 것으로, 특히 어드레스 변환기능을 구비한 2중포트 메모리 및 2중포트 메모리의 억세스방법에 관한 것이다.
[종래의 기술 및 그 문제점]
초 LSI기술의 발전에 따라 메모리시스템으로서도 여러가지 형태가 고려되고 있는데, 그 하나로서 데이터의 독출/기록을 실행하는 시스템(포트)을 2조 갖춘 2중포트 메모리가 마이크로프로세서 기술에서 이용되고 있다. 예컨대 트랜스퓨터형 CPU의 경우, 2조의 마이크로프로세서의 공통 메모리에 접속되어 이를 동시에 억세스함으로써 데이터교환을 실행하는 것이 있다. 이 방법은 병렬처리시스템을 구성하므로 상당히 효과를 거둘 수 있다.
상기와 같은 2중포트 메모리인 경우, 그 구성이 1포트 메모리와 크게 달라 본래 다방면에 걸쳐 응용이 가능하나, 종래에는 그와 같은 가능성을 개발하는 연구가 이루어져 있지 않았다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 데이터의 교환을 극히 고속으로 실행할 수 있는 2중포트 메모리 및 2중포트 메모리의 억세스방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 따른 2중포트 메모리는, 2차원 어레이에서 데이터를 저장하기 위한 다수의 저장위치를 갖추고, 소정의 저장 위치가 각각 제1 및 제2 2차원 좌표시스템에 따라 서로 다른 제1 및 제2어드레스 신호에 응답하여 2차원 좌표시스템을 억세스하는 메모리에 따른 제1 및 제2내부 어드레스 신호의 양쪽에 의해 억세스되는 메모리 어레이와 ; 상기 제1좌표 시스템에 따라 상기 2차원 어레이에서 제1특정 저장위치를 지시하는 상기 제1어드레스 신호를 수신하고, 상기 제1특정 저장위치를 억세스하기 위해 상기 메모리 어레이에 인가되도록 상기 제1어드레스 신호를 상기 제1내부 어드레스신호로 변환시키기 위한 상기 메모리 어레이와 관련된 제1어드레스 회로 및 ; 상기 제2좌표시스템에 따라 상기 2차원 어레이에서 제2특정 저장 위치를 지시하는 상기 제2어드레스 신호를 수신하고, 상기 제2특정 저장위치를 억세스하기 위해 상기 메모리 어레이에 인가되도록 상기 제2어드레스 신호를 상기 제2내부 어드레스신호로 변환시키기 위한 상기 메모리 어레이와 관련된 제2어드레스회로를 구비하여 구성된 것을 특징으로 한다.
또한, 본 발명에 따른 2중포트 메모리의 억세스방법은, 각각 제1 및 제2차원 좌표시스템에 따라 서로 다른 제1 및 제2어드레스신호에 응답하여 2차원 좌표시스템을 억세스하는 메모리에 따른 제1 및 제2내부 어드레스신호의 양쪽에 의해 억세스될 수 있는 다수의 저장위치를 갖춘 메모리 어레이에 상기 데이터를 저장하는 단계를 구비하여 이루어지고 ; 상기 제1어드레스신호에 따라 상기 데이터를 억세스하는 단계가, 상기 메모리 어레이와 관련된 제1어드레스회로에서 상기 제1좌표시스템과 관련된 상기 2차원 어레이에서의 제1특정 저장위치를 지시하는 상기 제1어드레스신호를 수신하는 단계와 ; 상기 제1어드레스신호를 상기 내부어드레스신호로 변환시키는 단계 및 ; 상기 제1특정 저장위치를 억세스하기 위해 상기 제1내부 어드레스신호를 상기 메모리 어레이에 인가하는 단계를 구비하여 이루어지고 ; 상기 제2어드레스 신호에 따라 상기 데이터를 억세스하는 단계가, 상기 메모리 어레이와 관련된 제2어드레스회로에서 상기 제2좌표 시스템과 관련된 상기 2차원 어레이에서의 제2특정 저장위치를 지시하는 상기 제2어드레스신호를 수신하는 단계와 ; 상기 제2어드레스신호를 제2내부어드레스신호로 변환시키는 단계 및 ; 상기 제2특정 저장위치를 억세스하기 위해 상기 제2내부 어드레스신호를 상기 메모리 어레이에 인가하는 단계를 구비하여 이루어진 것을 특징으로 한다
[작용]
상기와 같이 구성된 본 발명에 의하면, 복수의 좌표계에 따른 데이터의 독출/기록이 극히 고속으로 실행되게 된다.
[실시예]
제1도는 본 발명의 제1실시예에 따른 2중포트메모리를 나타낸 것으로, 이 메모리는 메모리어레이(5 ; RAM)와 이 메모리어레이에 격납된 데이터의 독출/기록을 실행하는 2조의 포트(10, 20)를 구비하고 있고, 각각의 포트는 상기 메모리어레이(5)내의 소정의 물리적 어드레스를 억세스하기 위한 억세스신호(A)를 출력시키는 어드레스회로(13,23)와, 이 어드레스회로(13,23)에서 지정된 어드레스에 대해 데이터[D(p),D(q)]의 입출력을 실행하는 입출력회로(15,25) 및, 이들 어드레스회로(13,23)와 입출력회로(15,25)의 제어를 실행하는 제어회로(17,27)로 이루어져 있다. 이 2조의 포트의 어드레스회로(15,25)에는 다른 좌표계에 따른 어드레스지정정보[(A(p),A(q)]를 입력받아 상기 메모리어레이(5)의 억세스에 필요한 억세스신호(A)로 변환하는 기능이 설치되어 있다.
어드레스회로(13,23)에는 소정의 좌표에 따른 어드레스 이외에 좌표변환을 지정하는 신호도 인가되는 바, 이 좌표변환지정신호에 따라 내부의 좌표변환을 나타내는 변환테이블을 개서할 수 있게 된다.
여기서 이용되는 좌표계로서는 제2도에 도시된 바와 같이, 제1계(系)가 Q를 원점으로 하는 직교좌표계, 제2계가 P를 원점으로 하는 극좌표계로 하는 경우나, 제3도에 도시된 바와 같이 제1계가 Q를 원점으로 하는 극좌표계, 제2계가 P를 원점으로 하는 극좌표계로 하는 경우가 있다. 즉, 극좌표에 대해 말하면, 원점에서 억세스해야 하는 점까지의 거리(R)와 일정 직선으로부터의 이각(α ; 離角)이 A(p)로 인가되고, 이것이 어드레스회로(13)에서 메모리의 내부어드레스(A)로 변환된다. 일반적으로 말하면, 원점을 적절히 지정하여 적당한 직선 또는 곡선 및 직교 또는 사교(斜交)좌표계를 선택할 수 있다.
즉, 내부어드레스를 A라 하면, 좌표변수를 X1,X2로 해서 제1계의 변환은 A=f1(X1,X2)로 되고, 제2계의 변환은 A=f2(X1, X2)로 된다. 도면에서는 이 어드레스로 지정된 메모리위치에 기억되어 있는 데이터를 S=M(X1, X2), 또는 D=M(A)로 표시하고 있다.
제2실시예를 제4도에 도시해 놓았는 바, 본 실시예에서는 실제로 어드레스지정신호(A)를 메모리어레이(5)로 출력시키는 회로는 어드레스절환회로(31)이다. 어드레스절환회로(31)는 제1어드레스회로(33)와 제2 어드레스회로(35)의 쌍방에 접속되어 어느 한쪽의 신호에 따라 메모리위치의 억세스를 실행하게 된다. 이 경우, 물론 2개계의 동시억세스는 불가능하므로 시분할 억세스를 취한다. 또한, 입출력회로(37, 39)도 데이 터절환회로(41)를 매개해서 메모리어레이(5)에 접속되어 있는 바, 이것은 제1계에서 억세스된 메모리위치에 대해서는 제1계에서 데이터의 교환을 실행하고, 제2계에서 억세스된 메모리 위치에 대해서는 제2계에서 데이터의 교환을 실행하기 위한 구성으로 되어 있다. 그리고, 제어회로(43, 45)는 제1실시예와 동일하다.
이상, 바람직한 실시예에 대해 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 많은 변형이나 그밖의 실시가 가능하다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 복수의 좌표계에서 지정된 어드레스를 이용하여 데이터의 교환이 상당히 고속으로 실행될 수 있는 2중포트 메모리를 실현할 수 있는 바, 이 메모리는 그래픽 처리에 이용 되었을 때 커다란 효과를 발휘하게 된다.

Claims (14)

  1. 2차원 어레이에서 데이터를 저장하기 위한 다수의 저장위치를 갖추고. 소정의 저장 위치가 각각 제1 및 제2 2차원 좌표시스템에 따라 서로 다른 제1 및 제2어드레스신호에 응답하여 2차원 좌표시스템을 억세스하는 메모리에 따른 제1 및 제2내부 어드레스 신호의 양쪽에 의해 억세스되는 메모리 어레이(5)와, 상기 제1좌표시스템에 따라 상기 2차원 어레이에서 제1특정 저장위치를 지시하는 상기 제1어드레스 신호를 수신하고. 상기 제1특정 저장위치를 억세스하기 위해 상기 메모리어레이에 인가되도록 상기 제1어드레스 신호를 상기 제1내부 어드레스신호로 변환시키기 위한 상기 메모리 어레이와 관련된 제1어드레스회로(13,33) 및 ; 상기 제2좌표시스템에 따라 상기 2차원 어레이에서 제2특정 저장위치를 지시하는 상기 제2어드레스신호를 수신하고, 상기 제2특정 저장위치를 억세스하기 위해 상기 메모리 어레이에 인가되도록 상기 제2어드레스신호를 상기 제2내부 어드레스신호로 변환시키기 위한 상기 메모리 어레이와 관련된 제2어드레스회로(23,35)를 구비하여 구성된 것을 특징으로 하는 2중포트 메모리.
  2. 제1항에 있어서, 상기 메모리 어세싱 좌표시스템이 직교좌표 시스템인 것을 특징으로 하는 2중포트 메모리.
  3. 제2항에 있어서, 상기 제2좌표 시스템이 극좌표 시스템인 것을 특징으로 하는 2중포트 메모리.
  4. 제1항에 있어서, 상기 제1어드레스신호를 상기 제1내부 어드레스신호로 변환하기 위해 상기 제1어드레스회로에 변환테이블을 포함하는 것을 특징으로 하는 2중포트 메모리.
  5. 제4항에 있어서, 상기 변환테이블은 개서가 가능한 것을 특징으로 하는 2중 포트 메모리.
  6. 제1항에 있어서, 상기 2차원 공간에서 상기 제1 및 제2특정 저장위치가 동일한 것을 특징으로 하는 2중포트 메모리.
  7. 제1항에 있어서, 상기 2차원 공간에서 상기 제1 및 제2특정 저장위치가 다른 것을 특징으로 하는 2중포트 메모리.
  8. 각각 제1 및 제2 2차원 좌표시스템에 따라 서로 다른 제1 및 제2어드레스신호에 응답하여 2차원 좌표시스템을 억세스하는 메모리에 따른 제1 및 제2내부 어드레스신호의 양쪽에 의해 억세스될 수 있는 다수의 저장위치를 갖춘 메모리 어레이에 상기 데이터를 저장하는 단계를 구비하여 이루어지고 ; 상기 제1어드레스신호에 따라 상기 데이터를 억세스하는 단계가, 상기 메모리 어레이와 관련된 제1어드레스신로에서 상기 제1좌표시스템과 관련된 상기 2차원 어레이에서의 제1특정 저장위치를 지시하는 상기 제1어드레스신호를 수신하는 단계와 ; 상기 제1어드레스신호를 상기 내부어드레스신호로 변환시키는 단계 및 ; 상기 제1특정 저장위치를 억세스하기 위해 상기 제1내부 어드레스신호를 상기 메모리 어레이에 인가하는 단계를 구비하여 이루어지고 ; 상기 제2어드레스신호에 따라 상기 데이터를 억세스하는 단계가 ; 상기 메모리 어레이와 관련된 제2어드레스회로에서 상기 제2좌표시스템과 관련된 상기 2차원 어레이에서의 제2특정 저장 위치를 지시하는 상기 제2어드레스신호를 수신하는 단계와 ; 상기 제2어드레스신호를 제2내부 어드레스 신호로 변환시키는 단계 및 ; 상기 제2특정 저장위치를 억세스하기 위해 상기 제2내부 어드레스신호를 상기 메모리 어레이에 인가하는 단계를 구비하여 이루어진 것을 특징으로 하는 2중포트 메모리의 억세스방법.
  9. 제8항에 있어서, 상기 메모리 억세싱 좌표시스템이 직교좌표계인 것을 특징으로 하는 2중포트 메모리 의 억세스방법.
  10. 제9항에 있어서, 상기 제2좌표시스템이 극좌표 시스템인 것을 특징으로 하는 2중포트 메모리의 억세스방법.
  11. 제8항에 있어서, 상기 제1어드레스회로에서의 변환테이블에서 상기 제1어드레스신호를 상기 제1내부어드레스신호로 변환시키는 단계를 포함하는 것을 특징으로 하는 2중 포트 메모리의 억세스방법.
  12. 제11항에 있어서, 상기 변환테이블을 개서하는 단계를 포함하는 것을 특징으로 하는 2중포트 메모리의 억세스방법.
  13. 제8항에 있어서, 상기 2차원 어레이에서의 상기 제1 및 제2특정 저장위치가 동일한 것을 특징으로 하는 2중포트 메모리의 억세스방법.
  14. 제8항에 있어서, 상기 2차원 어레이에서의 상기 제1 및 제2특정 저장위치가 다른 것을 특징으로 하는 2중포트 메모리의 억세스방법.
KR1019910009499A 1990-06-11 1991-06-10 2중포트 메모리 및 2중포트 메모리의 억세스방법 KR950010138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-149773 1990-06-11
JP2149773A JP2573395B2 (ja) 1990-06-11 1990-06-11 デュアルポートメモリ装置

Publications (2)

Publication Number Publication Date
KR920001532A KR920001532A (ko) 1992-01-30
KR950010138B1 true KR950010138B1 (ko) 1995-09-07

Family

ID=15482417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009499A KR950010138B1 (ko) 1990-06-11 1991-06-10 2중포트 메모리 및 2중포트 메모리의 억세스방법

Country Status (3)

Country Link
US (1) US5289426A (ko)
JP (1) JP2573395B2 (ko)
KR (1) KR950010138B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1049992C (zh) * 1994-09-16 2000-03-01 联华电子股份有限公司 用于图像合成装置的位置转换装置
US5680365A (en) * 1996-05-16 1997-10-21 Mitsubishi Semiconductor America, Inc. Shared dram I/O databus for high speed operation
WO2008032987A1 (en) * 2006-09-12 2008-03-20 Mtek Vision Co., Ltd. Dual port memory device, memory device and method of operating the dual port memory device
KR100773065B1 (ko) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법
KR100773063B1 (ko) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107180A (en) * 1980-01-30 1981-08-25 Fujitsu Ltd Three-dimensional polar coordinate readout method for memory unit
US5146572A (en) * 1980-11-17 1992-09-08 International Business Machines Corporation Multiple data format interface
JPS58116860A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
JPS63225290A (ja) * 1987-03-14 1988-09-20 株式会社日立製作所 表示制御回路
JPS63225846A (ja) * 1987-03-16 1988-09-20 Yaskawa Electric Mfg Co Ltd アドレス変換機構付マルチポ−トメモリ
US4933909A (en) * 1988-12-19 1990-06-12 Bull Hn Information Systems Inc. Dual read/write register file memory
US5001672A (en) * 1989-05-16 1991-03-19 International Business Machines Corporation Video ram with external select of active serial access register

Also Published As

Publication number Publication date
JPH0444694A (ja) 1992-02-14
KR920001532A (ko) 1992-01-30
JP2573395B2 (ja) 1997-01-22
US5289426A (en) 1994-02-22

Similar Documents

Publication Publication Date Title
KR860000601A (ko) 메모리 액세스 제어 시스템
KR960035270A (ko) 순서에 따르지 않고 판독 및 기입 명령을 실행하는 메모리 제어기
GB1505580A (en) Data processing apparatus
US4764896A (en) Microprocessor assisted memory to memory move apparatus
KR950010138B1 (ko) 2중포트 메모리 및 2중포트 메모리의 억세스방법
KR900016881A (ko) 마이크로 프로세서 및 이를 사용한 도형처리장치 및 도형처리 방법
KR900005296A (ko) 버퍼 기억장치 시스템
JPH07282588A (ja) カナーバメモリを作る装置、システム、方法
EP0532690B1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
JPS59188764A (ja) メモリ装置
US6594710B1 (en) Apparatus and method for a random access peripheral unit
JPS62241045A (ja) 記憶装置
JPH02132543A (ja) 情報処理装置
JPS6024491B2 (ja) アドレス変換制御方式
WO2021230969A1 (en) Two-way interleaving in a three-rank environment
JPS62117045A (ja) アドレス指定制御方式
JPS6340972A (ja) メモリ制御方式
JPH01243146A (ja) 共用メモリアクセス方式
JPH0159611B2 (ko)
JPS62273692A (ja) メモリアクセス方式
JPH02291037A (ja) メモリ装置
JPS63298463A (ja) システムバス方式
JPS56145583A (en) Buffer memory device
JPS63313251A (ja) アドレッシング回路
JPS6047613B2 (ja) マイクロプログラム制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee