KR950009276B1 - Apparatus for generating hysterisis function - Google Patents
Apparatus for generating hysterisis function Download PDFInfo
- Publication number
- KR950009276B1 KR950009276B1 KR1019920000919A KR920000919A KR950009276B1 KR 950009276 B1 KR950009276 B1 KR 950009276B1 KR 1019920000919 A KR1019920000919 A KR 1019920000919A KR 920000919 A KR920000919 A KR 920000919A KR 950009276 B1 KR950009276 B1 KR 950009276B1
- Authority
- KR
- South Korea
- Prior art keywords
- hysteresis
- value
- input signal
- result
- positive
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Abstract
Description
제1도는 이 발명의 실시예에 따른 히스테리시스 함수의 입력 및 출력을 나타내는 그래프.1 is a graph showing the input and output of a hysteresis function according to an embodiment of the present invention.
제2도는 이 발명의 실시예에 따른 히스테리시스 함수 구현장치의 입력 및 출력을 나타내는 구성도.Figure 2 is a block diagram showing the input and output of the hysteresis function implementation apparatus according to an embodiment of the present invention.
제3도는 이 발명의 실시예에 따른 히스테리시스 함수 구현방법의 동작흐름도.3 is a flowchart illustrating a hysteresis function implementation method according to an embodiment of the present invention.
이 발명은 히스테리시스(hysterisis) 함수의 구현장치에 관한 것으로서, 더욱 상세하게 말하자면 연속적으로 변화하는 애널로그(analog) 입력신호에 대해 출력신호가 히스테리시스 곡선을 그리면서 변화되는 함수를 구현시킨 히스테리시스 함수 구현장치에 관한 것이다.The present invention relates to an apparatus for implementing a hysteresis function, and more specifically, to an apparatus for implementing a hysteresis function that implements a function in which an output signal is changed by drawing a hysteresis curve for an continuously changing analog input signal. It is about.
강자성 물질이 자기화가 된 뒤에, 강자성 물질에 대한 자기화 강도를 증가시켰다가 감소시키면 강자성 물질로부터 발생되는 자속밀도가 0(zero)이 되지 않고 강자성 물질에 가해지는 자기화 강도에 따라 일정한 페루프 곡선을 나타내게 되는 현상을 히스테리시스라고 한다. 즉, 히스테리시스는 강자성 물질이 한번 자기화되면 자기화되었던 내력이 계속 남아있게 되는 효과를 갖는 자기이력현상을 뜻한다.After the ferromagnetic material is magnetized, increasing and decreasing the magnetization strength for the ferromagnetic material does not bring the magnetic flux density generated from the ferromagnetic material to zero, but is a constant Peruvian curve according to the magnetization strength applied to the ferromagnetic material. The phenomenon that leads to is called hysteresis. In other words, hysteresis refers to a magnetic hysteresis phenomenon in which a ferromagnetic material is magnetized once the magnetization history remains.
이러한 히스테리시스 현상을 이용하여 어떤 연속적인 물리량을 입력신호로 하는 시스템의 출력이, 입력신호에 따라 히스테리시스 함수적으로 변화한다고 할 경우에 상기한 입력신호와 출력신호의 상관관계를 함수적으로 처리할 수 있는 히스테리시스 함수 구현장치가 요구되어진다.By using this hysteresis phenomenon, when the output of a system having a continuous physical quantity as an input signal changes hysterically functionally according to the input signal, the correlation between the input signal and the output signal can be processed functionally. A hysteresis function implementation is required.
종래에는 이러한 히스테리시스 함수를 구현할 때마다 시스템 엔지니어(system engineer)들이 히스테리시스 함수를 서로 다른 방식으로 구현함으로써 히스테리시스 함수의 구현방법이 제각기 달라 체계화되지 못하는 단점이 있다. 이러한 단점은 시스템 엔지니어들이 히스테리시스 함수를 필요로 할 때마다 많은 시간과 인력을 들여서 히스테리시스 함수를 구현해야 하는 비효율적인 결과를 발생시킨다.Conventionally, whenever the hysteresis function is implemented, system engineers implement the hysteresis function in different ways, and thus the method of implementing the hysteresis function is different from each other. These drawbacks result in inefficient use of the hysteresis function when the system engineer needs the hysteresis function each time.
따라서 이 발명의 목적은 상기한 바와 같은 종래의 단점을 해결하기 위한 것으로서, 연속적으로 변화하는 애널로그 입력신호에 대해 출력신호가 히스테리시스 곡선을 그리면서 변화되는 함수를 구현하는 방법을 체계화시킴으로써 히스테리시스 함수를 방법론적으로 일반화시킬 수 있는 히스테리시스 함수 구현장치를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above-mentioned disadvantages, and to implement a hysteresis function by formulating a method of implementing a function in which an output signal is changed while drawing a hysteresis curve for a continuously changing analog input signal. It is to provide a device for implementing hysteresis function that can be generalized methodologically.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은 동작이 시작되면, 초기화를 수행한 뒤에 애널로그 입력신호(Ai)을 읽어들이고, 읽어들인 애널로그 입력신호(Ai)를 그대로 사용할 것인지 아니면 보수의 값을 취하여 사용할 것인지를 판단하고, 읽어들인 애널로그 입력신호(Ai)를 보스의 값을 취하여 사용할 경우에 그 보수값을 취하고, 히스테리시스폭 상수값(Aj)을 읽어들인 뒤에 읽어들인 히스테리시스폭 상수값(Aj)을 그대로 사용할 것인지 아니면 보수의 값을 취하여 사용할 것인지를 판단하고, 읽어들인 히스테리시스폭 상수값(Aj)을 보수의 값을 취하여 사용할 경우에 그 보수값을 취하고, (Ai-Aj)/2-Ak-1)을 실행하여 실행된 결과가 양수인지를 판단하고, 실행된 결과가 양수일 경우에 (Ai-Aj/2)를 출력으로 하고; 실행된 결과가 양수가 아닐 경우에 (Ak-1-(Ai+Aj/2))를 실행하고, 실행된 결과가 양수인지를 판단하여 실행된 결과가 양수일 경우에 (Ai+Aj/2)를 출력하고, 실행된 결과가 양수가 아닐 경우에 (Ak-1)을 출력하는 히스테리시스 함수 처리부와, 데이터 및 프로그램을 저장하기 위한 메모리로 이루어진다.As a means for achieving the above object, the configuration of the present invention reads the analog input signal Ai after the initialization after the operation is started, and uses the read analog input signal Ai as it is or repairs it. It is determined whether or not to use the value of, and the hysteresis width read after reading the hysteresis width constant value (A j ) when the analog input signal Ai is read and used. whether to use a constant value (a j) as it is determined whether or used by taking the value of the maintenance and, by taking the value of the hysteresis width constant value read (a j) maintenance takes the conservative value if used, (Ai- A j ) / 2-A k-1 ) to determine whether the executed result is positive, and when the executed result is positive, (Ai-A j / 2) is output; If the executed result is not positive, execute (A k-1- (Ai + A j / 2)), determine whether the executed result is positive, and if the executed result is positive, (Ai + A j / 2) and a hysteresis function processing unit for outputting (A k-1 ) when the executed result is not positive, and a memory for storing data and programs.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.
제1도는 이 발명의 실시예에 따른 히스테리시스 함수의 입력 및 출력을 나타내는 그래프(graph)이다.1 is a graph showing the input and output of a hysteresis function according to an embodiment of the invention.
제1도에 도시된 바에 의하면 입력축에 표시되어 있는 Ai는 애널로그 입력신호를 말하며 출력축에 표시되어 있는 Ak는 히스테리시스 출력신호를 말한다. 제1도에 도시된 히스테리시스 함수를 일반적인 수식으로 표현하면 다음의 일차식으로 나타낼 수가 있다.The bar according to claim 1 shown in Fig. Ai is displayed on the input shaft is A k, which is displayed on the output shaft refers to the analogue input signal refers to a hysteresis output signal. If the hysteresis function shown in Fig. 1 is expressed by a general equation, it can be expressed by the following first equation.
Ak=a Ai+b(여기서, a는 기울기이고, b는 Ak축 절편이다.)A k = a Ai + b, where a is the slope and b is the A k axis intercept.
상기한 일차식에서 기울기를 1이라 하고, Ak축 절편 사이의 거리를 Aj라고 한다면 히스테리시스 함수는 조건에 따라 다음과 같은 몇 개의 식으로 근사화될 수 있다.In the first equation, if the slope is 1 and the distance between the A k axis intercepts is A j , the hysteresis function may be approximated by several equations according to conditions.
이 발명의 실시예에서는 이해를 돕기 위하여 기울기를 1이라 하고, Ak축 절편 사이의 거리를 Aj로 근사화시켰지만 이 발명의 기술적 범위는 여기에 한정되지 않고 기울기와 Ak축 절편을 일반화시킨 어떠한 형태의 히스테리시스 함수의 곡선에도 적용시킬 수가 있다.In the embodiment of the invention is 1 to tilt in order to help the understanding, sikyeotjiman approximates the distance between Ak-axis intercept with A j technical scope of this invention is any form which is not limited to, generalized gradient with A k-axis intercept It can also be applied to the curve of the hysteresis function of.
제2도는 이 발명의 실시예에 따른 히스테리시스 함수 구성장치의 입력 및 출력을 나타내는 구성도이다.2 is a block diagram showing the input and output of the hysteresis function configuration device according to an embodiment of the present invention.
제2도에 도시되어 있듯이 히스테리시스 함수 구성장치의 구성은, 히스테리시스 함수 처리부(1)와, 상기 한 히스테리시스 함수 처리부(1)와 연결되어 있는 메모리(도시되지 않음)로 이루어진다.As shown in FIG. 2, the configuration of the hysteresis function constructing apparatus includes a hysteresis function processing section 1 and a memory (not shown) connected to the hysteresis function processing section 1 described above.
상기한 히스테리시스 함수 처리부(1)는 애널로그 입력신호(Ai)와 히스테리시스폭 상수값(Aj)을 입력받아, 상기한 (Ai, Aj)와 내부에 저장된 한단계전 출력값(Ak-1)으로부터 일련의 처리과정을 거쳐 새로운 히스테리시스 출력값(Ak)을 출력한다.The hysteresis function processor 1 receives the analog input signal Ai and the hysteresis width constant value A j , and outputs (A i , A j ) and the one-step previous output value A k-1 stored therein. A new hysteresis output value (A k ) is outputted through a series of processes.
상기한 히스테리시스 함수 처리부(1)의 내부에는 연산 및 비교를 행하는 중앙처리장치와, 상기한 일련의 처리과정을 수행하기 위한 프로그램이 저장되어 있는 메모리 등이 내장되는 구성으로 이루어질 수도 있다.The hysteresis function processing unit 1 may be configured to include a central processing unit that performs operations and comparisons, and a memory in which a program for performing the series of processing processes is stored.
제3도는 이 발명의 실시예에 따른 히스테리시스 함수 구현장치의 동작흐름도이다.3 is a flowchart of operation of an apparatus for implementing hysteresis function according to an embodiment of the present invention.
제3도에 도시되어 있듯이 이 발명의 실시예에 따른 히스테리시스 함수 구현장치의 동작흐름은, 초기화를 위한 시작단계(10)와; 애널로그 입력신호(Ai)를 읽어들이는 단계(20)와; 읽어들인 애널로그 입력신호(Ai)를 반전할 것인지 아니면 비반전할 것인지를 판단하는 단계(30)와, 반전시에 읽어들인 애널로그 입력신호(Ai)에 대해 그 보수값을 취하는 단계(40)와 히스테리시스폭 상수값(Aj)을 읽어들이는 단계(50)와; 읽어들인 히스테리시스폭 상수값(Aj)을 반전할 것인지 아니면 비반전할 것인지를 판단하는 단계(60)와, 반전시에 읽어들인 히스테리시스폭 상수값(Aj)의 보수값을 취하는 단계(70)와; (Ai-Aj/2-Ak-1)을 실행하는 단계(80)와; 실행된 결과가 양수인지를 판단하는 단계(90)와, 실행된 결과가 양수일 경우에 (Ai-Aj/2)를 출력으로 하는 단계(100)와; 실행된 결과가 양수가 아닐 경우에 (Ak-1-(Ai+Aj/2))를 실행하는 단계(110)와; 실행된 결과가 양수인지를 판단하는 단계(120)와; 실행된 결과가 양수일 경우에 (Ai+Aj/2)를 출력으로 하는 단계(130)와, 실행된 결과를 양수가 아닐 경우에(Ai+Aj/2)을 출력으로 하는 단RP(140)와, 다음의 입력신호 처리를 위해 현재의 처리를 마무리하는 끝단계(150)로 이루어진다.As shown in FIG. 3, the operation flow of the apparatus for implementing hysteresis function according to the embodiment of the present invention includes: a start step 10 for initialization; Reading 20 the analog input signal Ai; A step 30 of determining whether to invert or non-invert the read analog input signal Ai, and taking the complementary value of the analog input signal Ai read at the time of inversion 40 And step 50 of reading the hysteresis width constant value A j ; Hysteresis constant value read step 60, a step that takes the complemented value of hysteresis width constant value (A j) are read at the time of reversal (70) for determining whether or noninverting whether to reverse the (A j) Wow; Executing (Ai-A j / 2-A k-1 ) (80); Judging whether the executed result is positive (90), and if the executed result is positive, outputting (Ai-A j / 2) (100); (110) executing (A k-1- (Ai + A j / 2)) when the executed result is not positive; Determining whether the executed result is positive (120); Step 130 outputting (Ai + A j / 2) if the result is positive, and stage RP 140 outputting (Ai + A j / 2) if the result is nonpositive And an end step 150 of finishing the current process for the next input signal processing.
상기한 구성에 의한 이 발명의 실시예에 따른 히스테리시스 함수 구현장치의 동작을 다음과 같다.The operation of the hysteresis function implementation apparatus according to the embodiment of the present invention by the above configuration is as follows.
먼저 히스테리시스 함수 처리부(1)의 동작이 시작되면 히스테리시스 출력값(Aj)이 ①번 곡선의 영역에서 변화하고 있을 경우에, 히스테리시스 함수 처리부(1)는 애널로그 입력신호(Ai)를 읽어들여 다음 단계(30)에서 애널로그 입력신호(Ai)에 대해 반전을 행할 것인지 아닌지를 판단한다. 애널로그 입력신호(Ai)를 반전할 경우에 히스테리시스 함수 처리부(1)는 다음 단계(40)에서 애널로그 입력신호(Ai)를 반전한 뒤에 다음 단계(50)로 진행하고, 그렇지 않은 경우에는 곧바로 다음 단계(50)로 진행한다.First, when the operation of the hysteresis function processing unit 1 starts, when the hysteresis output value A j is changed in the region of the curve ①, the hysteresis function processing unit 1 reads the analog input signal Ai to the next step. At 30, it is determined whether or not to invert the analog input signal Ai. When inverting the analog input signal Ai, the hysteresis function processing unit 1 inverts the analog input signal Ai in the next step 40, and then proceeds to the next step 50, otherwise, immediately Proceed to the next step 50.
다음 단계(50)에서 히스테리시스 함수 처리부(1)는 히스테리시스폭 상수값(Aj)을 읽어들여 다음 단계(60)에서 히스테리시스폭 상수값(Aj)을 반전할 것인지 아닌지를 판단한다. 히스테리시스폭 상수값을 반전할 경우에 히스테리시스 함수 처리부(1)는 다음 단계(70)에서 히스테리시스폭 상수값(Aj)을 반전한 뒤에 다음 단계(80)로 진행하고, 그렇지 않은 경우에는 곧바로 다음단계(80)로 진행한다.In the next step 50, the hysteresis function processing unit 1 reads the hysteresis width constant value Aj and determines whether or not to invert the hysteresis width constant value A j in the next step 60. When inverting the hysteresis width constant value, the hysteresis function processing unit 1 inverts the hysteresis width constant value A j in the next step 70, and then proceeds to the next step 80. Proceed to (80).
다음 단계(80)에서 히스테리시스 함수 처리부(1)는 (Ai-Aj)/2-Ak-1)을 실행한다. 이것은 한단계 전의 히스테리시스 출력값(Ak-1)이 ①번 곡선에 위치하고 있을 때, 애널로그 입력신호(Ai)가 증가되면 그때의(Ai-Aj/2)의 값은 반드시 (Ak-1)의 값보다 크다는 사실을 이용한 것이다. 따라서 다음 단계(90)에서 (Ai/Aj/2-Ak-1)의 결과가 양의 값을 나타내면 그때의 히스테리시스 출력(Ak)은 (Ai/Aj/2)가 된다.In the next step 80, the hysteresis function processing section 1 executes (Ai-A j ) / 2-A k-1 ). This is because when the hysteresis output value (A k-1 ) of the previous stage is located on the curve ①, and the analog input signal Ai is increased, the value of (Ai-A j / 2) at that time must be (A k-1 ). It takes advantage of the fact that is greater than the value of. Therefore, if the result of (Ai / A j / 2-A k-1 ) shows a positive value in the next step 90, then the hysteresis output (A k ) becomes (Ai / A j / 2).
그러나 애널로그 입력신호(Ai)가 감소되기 시작하면 그때의 히스테리시스 함수 처리부(1)는 (Ai-Aj/2-Ak-1)의 실행결과가 음수일 때 다음단계(110)에서 (Ak-1-(Ai+Aj/2))를 실행한다.However, when the analog input signal Ai begins to decrease, the hysteresis function processing unit 1 at that time has a negative value (A) in the next step 110 when the execution result of (Ai-A j / 2-A k-1 ) is negative. k-1- (Ai + A j / 2)).
다음단계(120)에서 히스테리시스 함수 처리부(1)는 (Ak-1-(Ai+Aj/2))의 실행결과가 양의 값인지 판단한 뒤에, (Ak-1(Ai+Aj/2))의 실행결과가 양의 값이 아니면 그때의 히스테리시스 출력(Ak)은 한단계전의 히스테리시스 출력값(Ak-1)을 그대로 유지한다. 따라서, 히스테리시스 출력(Ak)은 ②번 곡선에 있게 된다.In the next step 120, the hysteresis function processing unit 1 determines whether the execution result of (A k-1- (Ai + A j / 2)) is a positive value, and then (A k-1 (Ai + A j / If the execution result of 2)) is not a positive value, the hysteresis output A k at that time retains the hysteresis output value A k-1 of the previous stage. Thus, the hysteresis output Ak is in curve ②.
이 상태를 계속 반복하다가 (Ak-1-(Ai+Aj/2))의 실행결과가 양의 값이 나오면 히스테리시스 함수부(1)는 히스테리시스 출력(Ak)으로서 (Ai+Aj/2)를 출력한다. 이것은 한단계전의 히스테리시스 출력값(Ak-1)이 ③번 곡선에 위치하고 있을 때, 애널로그 입력신호(Ai)가 감소되면 그때의 (Ak-1)의 값은 반드시(Ai+Aj/2)의 값보다 크다는 사실을 이용한 것이다.After repeating this state, if the result of execution of (A k-1- (Ai + A j / 2)) yields a positive value, the hysteresis function unit 1 becomes a hysteresis output (A k ) as (Ai + A j / Output 2). This is because when the hysteresis output value (Ak-1) of the previous stage is located on the curve ③, and the analog input signal Ai is decreased, the value of (A k-1 ) at that time must be (Ai + A j / 2). It is using the fact that it is greater than the value.
애널로그 입력신호(Ai)가 다시 증가하기 시작하면 (Ai-Aj/2-Ak-1)은 실행결과는 음수가 되고, 또한 (Ak-1-(Ai+Aj/2))의 실행결과도 음수가 된다. 따라서 히스테리시스 함수 처리부(1)는 한단계전의 히스테리시스 출력값(Ak-1)을 그대로 유지함으로써 히스테리시스 출력(Ak)은 ④번 곡선에 있게 된다.When the analog input signal Ai starts to increase again, (Ai-A j / 2-A k-1 ) becomes negative, and (A k-1- (Ai + A j / 2)) The result of running is also negative. Therefore, the hysteresis function processing unit 1 has a hysteresis output (A k) by holding the notch hysteresis output value (A k-1) before the same is in a time curve ④.
애널로그 입력신호(Ai)가 증가하다가 감소되고, 다시 증가하다가 감소되기를 반복하면, 히스테리시스 함수 처리부(1)는 입력신호에 따라 히스테리시스 함수 곡선에 대응하는 출력값(Ak)을 출력함으로써 히스테리시스 함수를 구현한다.When the analog input signal Ai increases and decreases, and then increases and decreases again, the hysteresis function processor 1 implements a hysteresis function by outputting an output value Ak corresponding to the hysteresis function curve according to the input signal. .
이상에서와 같이 이 발명의 실시예에서, 연속적으로 변화하는 애널로그 입력신호에 대해 출력신호가 히스테리시스 곡선을 그리면서 변화되는 함수를 구현하는 방법을 체계화시킴으로써 방법론적으로 일반화시킬 수 있는 효과를 가진 히스테리시스 함수의 구현장치를 제공할 수가 있다. 이 발명의 이러한 효과는 시스템 소프트웨어 엔지니어링 분야에서 이용될 수가 있다.As described above, in the embodiment of the present invention, hysteresis has an effect that can be methodically generalized by formulating a method of implementing a function in which an output signal changes while drawing a hysteresis curve for a continuously changing analog input signal. You can provide the implementation of the function. This effect of the invention can be used in the field of system software engineering.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000919A KR950009276B1 (en) | 1992-01-23 | 1992-01-23 | Apparatus for generating hysterisis function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000919A KR950009276B1 (en) | 1992-01-23 | 1992-01-23 | Apparatus for generating hysterisis function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930016897A KR930016897A (en) | 1993-08-30 |
| KR950009276B1 true KR950009276B1 (en) | 1995-08-18 |
Family
ID=19328206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000919A KR950009276B1 (en) | 1992-01-23 | 1992-01-23 | Apparatus for generating hysterisis function |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009276B1 (en) |
-
1992
- 1992-01-23 KR KR1019920000919A patent/KR950009276B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930016897A (en) | 1993-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172287A (en) | General purpose data processing apparatus for processing vector instructions | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPS62226232A (en) | Control system for branch instruction | |
| KR950009276B1 (en) | Apparatus for generating hysterisis function | |
| JPH0477823A (en) | Processor | |
| KR20040065810A (en) | Architecture Supporting Block Floating Point Processing in Processor | |
| US5854919A (en) | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit | |
| JPS60167030A (en) | System and circuit for shift flag generation | |
| JP3121609B2 (en) | Digital signal processor | |
| JPS63226777A (en) | Image data reading system | |
| KR20000075632A (en) | Method and signal-processing processor with control of processing time | |
| KR940001051B1 (en) | Control method of contacting points of lines having width | |
| KR920003909B1 (en) | Debugging supporting circuit | |
| JPS59184944A (en) | Rounding arithmetic system | |
| KR100246465B1 (en) | Apparatus and method for reducing cycle of microprocessor stack order | |
| KR920005092Y1 (en) | Apparatus for counter command of programmable controller | |
| JP2558721B2 (en) | I / O circuit | |
| JP2532072Y2 (en) | Pattern generator | |
| JPH02250103A (en) | Counter instruction executing system of programmable controller | |
| JPH02181236A (en) | Debug device | |
| SU213424A1 (en) | CONTROLLABLE SENSOR RANDOM NUMBERS | |
| JPH01226030A (en) | Central processing unit | |
| JPS63279321A (en) | Microprogram controller | |
| JPS61255422A (en) | Timer controlling circuit | |
| JPH0353322A (en) | Information processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030807 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |