KR950008664B1 - 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치 - Google Patents

스태틱 램을 이용한 바이오스 새도우 인터페이스 장치 Download PDF

Info

Publication number
KR950008664B1
KR950008664B1 KR1019930003106A KR930003106A KR950008664B1 KR 950008664 B1 KR950008664 B1 KR 950008664B1 KR 1019930003106 A KR1019930003106 A KR 1019930003106A KR 930003106 A KR930003106 A KR 930003106A KR 950008664 B1 KR950008664 B1 KR 950008664B1
Authority
KR
South Korea
Prior art keywords
sram
bios
output
address
signal
Prior art date
Application number
KR1019930003106A
Other languages
English (en)
Other versions
KR940022291A (ko
Inventor
최재춘
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930003106A priority Critical patent/KR950008664B1/ko
Publication of KR940022291A publication Critical patent/KR940022291A/ko
Application granted granted Critical
Publication of KR950008664B1 publication Critical patent/KR950008664B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

스태틱 램을 이용한 바이오스 새도우 인터페이스 장치
도면의 이 발명의 실시예에 따른 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치의 상세 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
I11 : 인버터 20 : SRAM부
30 : SRAM 선택부 40 : DRAM 새도우 디스에이블부
이 발명은 스태틱 램(Static Random Access Memory SRAM)을 이용한 바이오스(Basic Input Output System, BIOS) 새도우 인터페이스(shadow interface) 장치에 관한 것으로서, 더욱 상세하게 말하자면 스태택 램을 이용하여 바이오스를 새도우시킴으로써 시스템의 전체적인 속도를 높일 수가 있고 또한 전력의 소모를 경감시킬 수 있는 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치에 관한 것이다.
일반적으로 개인용 컴퓨터 시스템은, 중앙처리장치(Central Processing Unit, CPU), 전원 공급장치(power supply), 하나 또는 그 이상의 플로피 디스켓 드라이버(Floppy Diskette Driver, FDD), 하드 디스크 드라이버(Hard Disk Driver, HDD), 키보드(keyboard), 디스플레이 모니터(display monitor), 선택사양인 프린터(printer)등을 갖춘 시스템 유니트로 구성된다.
상기한 구성을 갖춘 초기의 개인용 컴퓨터 시스템에서는 소프트웨어와의 호환성이 가장 중요한 것으로 인식되었기 때문에 "마이크로 코드"라고 하는 시스템 상주 코드가 하드웨어(hardware)와 소프트웨어(software) 사이에 설치되었다.
상기한 "마이크로 코드"는 사용자의 응용 프로그램/오퍼레이팅 시스템 소프트웨어와 하드웨어 디바이스간의 작동 인터페이스를 제공함으로써 하드웨어 디바이스의 특성에 대한 사용자의 부담을 경감시킨다.
결국, 이러한 "마이크로 코드"는 기본 입출력 시스템인 바이오스로 발전하여 디바이스 드라이버에 의해 새로운 하드웨어 디바이스가 시스템에 추가적으로 부가되는 것을 가능하게 하는 한편, 하드웨어 디바이스의 특수성으로부터 응용 프로그램을 격리시킨다. 이와 같이, 바이오스는 특정의 하드웨어 디바이스 특성과 관계없이 디바이스 드라이버를 자유롭게 하는 한편 디바이스 드라이버와 하드웨어 디바이스 간의 중간은 인터페이스를 제공하기 때문에 개인용 컴퓨터에서 바이오스의 중요성을 명백한 것이다.
바이오스는 인용 컴퓨터 시스템에서 중앙처리장치의 데이터 입출력을 제어하기 때문에 롬(Read Only Memory, ROM)과 같은 비휘발성 메모리에 저장되어 있으며, 원래의 IBM(International Business Machine) PC에서는 8K의 롬 영역을 차지한다.
개인용 컴퓨터의 설계 기술이 계속적으로 발전하게 되고 새로운 모델의 개인용 컴퓨터 시스템이 소개됨에 따라, 바이오스도 새로운 하드웨어 디바이스 및 입출력 디바이스들을 포함할 수 있도록 수정되고 확장되어야 하기 때문에 점차로 롬을 차지하는 영역이 증가되고 있다. 예컨대, IBM PC AT에서는 바이오스가 32K의 롬 영역을 필요로 한다. 다행히도, IBM PC AT 시스템에서는 96K의 롬 영역을 지원하고 있기 때문에 32K의 바이오스가 충분히 롬에 저장될 수 있다.
그러나 IBM PC AT 시스템에서 바이오스의 최대 저장영역이 96K라는 시스템의 제한요건 때문에, 새로운 하드웨어 디바이스 및 입출력 디바이스가 첨가되면 결국 롬의 영역은 모두 고갈되어 버리고 만다.
또한, 바이오스가 저장되어 있는 롬의 액세스 속도는 시스템 메모리인 다이내믹 램(Dynamic Random Access Memory, DRAM)에 비해서 상대적으로 느리기 때문에, 바이오스에 의해서 처리되는 동작의 회수가 많으면 많을수록 시스템의 전체적인 속도는 저하된다.
이와 같은 문제점들을 개선하기 위해서 IBM PC AT 이상의 시스템에서는, 단지 한번만 실행되는 바이오스 루틴은 롬에 기억시키고 한번 이상 실행되는 바이오스 루틴을 시스템 메모리인 다이내믹 램에 기억시켜서 액세스함으로써 바이오스의 오퍼레이팅 영역을 감축시킴과 동시에 시스템의 전체적인 속도는 증가시키는 효과를 갖는 새도우 기법을 사용하고 있다.
종래에는 바이오스를 새도우시키기 위해서, 중앙처리장치가 시스템의 동작 초기에 롬에 저장되어 있는 바이오스 중의 일부분을 다이내믹 램으로 전송하여 저장시킨 뒤에 시스템이 바이오스 루틴을 액세스할 경우가 발생될 때마다 다이내믹 램을 액세스함으로써 시스템의 전체적인 동작 속도를 높이고 있다.
그러나 종래에는 바이오스를 다이내믹 램에 새도우시킴으로써, 스태틱 램에 대해서 상대적으로 액세스 속도가 느리고 전력의 소모가 큰 다이내믹 램 때문에 시스템 전체의 속도가 저하됨과 동시에 많은 전력이 소비되는 단점이 있다. 이러한 단점은, 노트 PC(Notebook size Personal Computer)와 같은 휴대용 컴퓨터에서 배터리(battery)에 의해 지속되는 시간을 단축시킴으로써 별도의 상용전원이 없이 배터리만으로써 장시간 동안 동작해야 하는 경우가 많이 발생하게 되는 휴대용 컴퓨터의 편리성을 저하시키는 문제점을 발생시킨다.
따라서 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 스태틱 램을 이용하여 바이오스를 새도우시킴으로써 시스템의 전체적인 속도를 높일 수가 있고 또한 전력의 소모를 경감시킬 수 있는 스태틱 램을 이용한 바이오스새도우 인터페이스 장치를 제공하는데 있다.
상기한 목적을 달성하기 위한 이 발명의 구성은, 메모리 쓰기 신호에 대해서 스태틱 램의 출력 동작을 반대로 동작시키기 위한 인버터와; 시스템 버스를 통해서 하이상태의 메모리/ 압출력 액세스 신호와 로우상태의 로우 및 컬럼 어드레스 스트로브 신호가 입력되고 OFXXXXH 번지가 지정될 경우에 로우상태의 칩선택 신호를 출력하는 SRAM 선택부와; SRAM 선택부의 출력신호에 따라 칩선택된 뒤에, 하위 어드레스 신호에 의해 지정되는 번지 영역에 메모리 쓰기 신호에 따라 바이오스 루틴을 저장하거나 또는 저장되어 있는 바이오스 루틴을 출력하는 SRAM부와; SRAM 선택부로부터 로우상태의 칩선택 신호가 출력될 경우에 다이내믹 램의 쓰기 및 읽기 동작을 차단시키는 DRAM 새도우 디스에이블부와; DRAM 새도우 디스에이블루의 출력신호선에 로우 및 컬럼 어드레스 스트로브 단자가 연결되어 있는 DRAM부로 이루어진다.
상기한 구성에 의한 이 발명을 용이하게 실시할 수 있는 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도면은 이 발명의 실시예에 따른 스태틱 램을 이용한 바이오스 새도우 인터페이스장치의 상세 회로도이다.
도면에 도시되어 있듯이 이 발명의 실시예에 다른 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치의 구성은, 메모리 쓰기 신호선(RAMW#)에 입력단자가 연결되어 있는 인버터(I11)와, 어드레스 신호선(A16∼A23)과 메모리/입출력 액세스 신호선(M/IO#)과 로우어드레스 스트로브 신호선(RAS0#)과 컬럼 어드레스 스트로브 신호선(CAS0#)에 입력단이 연결되어 있는 SRAM 선택부(20)와, 어드레스 신호선(A0∼A15)과 메모리 쓰기 신호선(RAMW#)과 인버터(I11)의 출력단과 SRAM 선택부(20)의 출력단에 입력단이 연결되어 있는 SRAM부(30)와, SRAM 선택부(20)의 출력단에 입력단이 연결되어 있는 DRAM 새도우 디스에이블부(40)와, DRAM 새도우 디스에이블부(40)의 출력단에 입력단이 연결되어 있는 DRAM부(50)로 이루어진다.
상기한 SRAM 선택부(20)의 구성은, 어드레스 신호선(A16∼A19)과 메모리/입출력 액세스 신호선(M/IO#)에 입력단자가 연결되어 있는 NAND 게이트(G21)와, NAND 게이트(G21)의 출력단자와 어드레스 신호선(A20∼A23)과 로우 어드레스 스트로브 신호선(RAS0#)과 컬럼 어드레스 스트로브 신호선(CAS0#)에 입력단자가 연결되어 있는 OR 게이트(G22)로 이루어진다.
또한 상기한 SRAM부(30)의 구성은 어드레스 신호선(A1∼A15)에 어드레스 입력단자(A0∼A14)가 연결되어 있고 메모리 쓰기 신호선(RAMW#)에 쓰기 인에이블 단자(/WE)가 연결되어 있고 인버터(I11)의 출력단자에 출력 인에이블 단자(/OE)가 연결되어 있고 SRAM 선택부(20)의 OR 게이트(G22)의 출력단자에 칩선택 단자(/CS)가 연결되어 있는 제1SRAM(31)과, 어드레스 신호선(A0∼A14)에 어드레스 입력단자(A0∼A14)가 연결되어 있고 메모리 쓰기 신호선(RAMW#)에 쓰기 인에이블 단자(/WE)가 연결되어 있고 인버터(I11)의 출력단자에 출력 인에이블 단자(/OE)가 연결되어 있고 SRAM 선택부(20)의 OR 게이트(G22)의 출력단자에 칩선택 단자(/CS)가 연결되어 있는 제2SRAM(32)으로 이루어진다.
그리고 상기한 DRAM 디스에이블부(40)의 구성은, SRAM 선택부(20)의 OR 게이트(G22)의 출력단자에 입력단자가 연결되어 있는 인버터(I41)와, 인버터(I41)의 출력단자에 한쪽 입력단자에 연결되어 있고 로우 어드레스 신호선(RAS0#)에 다른 한쪽 입력단자가 연결되어 있는 OR 게이트(G41)와, 인버터(I41)의 출력단자에 한쪽 입력단자가 연결되어 있고 컬럼 어드레스 신호선(CASO#)에 다른 한쪽 입력단자가 연결되어 있는 OR 게이트(G42)로 이루어진다.
상기한 구성에 의한 이 발명의 실시예에 따른 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치의 작용은 다음과 같다.
전원이 인가되면 이 발명의 실시예에 따른 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치가 동작된다.
시스템의 동작 초기에 중앙처리장치(도시되지 않음)는 시스템 버스를 통해서 OFXXXXH(OF0000H∼OFFFFFH) 번지를 지정함과 동시에 하이상태의 메모리/입출력 액세스 신호(M/IO#)와 로우상태의 로우 및 컬럼 어드레스 스트로브 신호(RAS0#, CAS0#)를 SRAM 선택부(20)로 출력한다.
상기한 바와 같은 신호가 시스템 버스를 통해서 SRAM 선택부(20)로 입력되면, SRAM 선택부(20)의 NAND 게이트(G21)의 출력신호는 로우상태가 되고 따라서 OR 게이트(G22)의 출력단자로부터 로우상태의 신호가 SRAM부(30)와 DRAM 새도우 디스에이블부(40)로 출력된다.
SRAM 선택부(20)로부터 로우상태의 신호가 SRAM(30)의 칩선택 단자(/CS)로 입력되면, SRAM부(30)의 제1 및 제2 SRAM(31, 32)가 각각 칩선택된다.
상기한 경우에, 이 발명의 실시예에서는 SRAM부(30)의 제1 및 제2 SRAM(31, 32)이 OFXXXXH번지에 의해서 칩선택되도록 하였으나 이 발명의 기술적 범위는 여기에 한정되지 않고 설계자에 따라 임의의 특정 번지를 지정하여 설계할 수도 있다.
SRAM부(30)의 제1 및 제2 SRAM(31, 32)이 칩선택된 뒤에, 중앙처리장치는 시스템 버스를 통해서 로우 상태의 메모리 쓰기 신호(RAMW#)를 출력함으로써 SRAM부(30)의 제1 및 제2 SRAM(31, 32)이 쓰기 인에이블 상태가 되어 롬으로부터 데이터 버스(D0∼D15)를 통해서 입력되는 바이오스 루틴이 저장되도록 한다. 이 경우에 중앙처리장치는 시스템 버스를 통해서 어드레스 신호(A0∼A15)를 지정함으로써 롬으로부터 데이터 버스(D0∼D15)를 통해서 입력되는 바이오스 루틴이 어드레스 신호(A0∼A15)에 의해서 지정되는 번지 영역에 새도우되도록 한다.
SRAM 선택부(20)로부터 SRAM부(30)의 제1 및 제2 SRAM(31, 32)를 칩선택하기 위해서 로우상태의 신호가 출력되는 경우에, SRAM 선택부(20)의 로우상태의 출력신호는 DRAM 새도우 디스에이블부(40)로 입력된 뒤에 DRAM 새도우 디스에이블부(40)의 인버터(I41)에 의해서 하이상태의 신호로 반전된다.
따라서 DRAM 새도우 디스에이블부(40)의 OR 게이트(G41, G42)의 출력단자로부터 하이상태의 신호가 DRAM부(50)로 출력됨으로써, 시스템 버스를 통해서 DRAM부(50)로 입력되고 있던 로우 어드레스 스트로브 신호(RAS0#)와 컬럼 어드레스 스트로브 신호(CAS0#)가 차단된다. 이와 같이 DRAM(50)로 입력되는 로우 및 컬럼 어드레스 스트로브 신호(RAS0#, CAS0#)가 차단되면, 시스템 메모리에서 OFXXXXH번지의 영역이 액세스될 경우에는 항상 DRAM부(50)의 읽기 및/쓰기 동작이 차단됨으로써 SRAM부(30)와 DRAM(50)의 동작의 중첩을 방지할 수가 있다.
롬에 저장되어 있는 바이오스 루틴중의 일부가 SRAM부(30)에 새도우된 뒤에, SRAM부(30)에 저장되어 있는 바이오스 루틴이 수행되어야 하는 경우가 발생되면 중앙처리장치는 SRAM부(30)를 액세스한다.
이 경우에 중앙처리장치는 시스템 버스를 통해서 OFXXXXH번지를 지정함과 동시에 하이상태의 메모리/입출력 액세스 신호(M/IO#)와 로우상태의 로우 및 컬럼 어드레스 스트로브 신호(RASO#, CASO#)를 출력함으로써 SRAM부(30)의 제1 및 제2SRAM(31, 32)이 칩선택되도록 한다.
다음에, 중앙처리장치는 시스템 버스를 통해서 하이상태의 메모리 쓰기 신호(RAMW#)를 출력함으로써 SRAM부(30)의 제1 및 제2SRAM(31, 32)이 출력 인에이블 상태가 되도록 한 뒤에 어드레스 신호(A0∼A15)를 지정함으로써 상기한 어드레스 신호(A0∼A15)에 의해서 지정되는 번지 영역에 저장되어 있는 바이오스 루틴이 데이터 버스(D0∼D7)를 통해서 출력되어 실행되도록 한다.
이상에서와 같이 이 발명의 실시예에서, 스태틱 램을 이용하여 바이오스를 새도우시킴으로써 시스템의 전체적인 속도를 높일 수가 있고 또한 전력의 소모를 경감시킬 수 있는 효과를 가진 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치를 제공할 수가 있다. 이러한 효과는 바이오스 새도우 인터페이스 분야에서 이용될 수 있다.

Claims (4)

  1. 메모리 쓰기 신호에 대해서 스태틱 램의 출력 동작을 반대로 동작시키기 위한 인버터와; 시스템 버스를 통해서 하이상태의 메모리/입출력 액세스 신호와 로우상태의 로우 및 컬럼 어드레스 스트로브 신호가 입력되고 OFXXXXH번지가 지정될 경우에 로우상태의 칩 선택 신호를 출력하는 SRAM 선택부와; SRAM 선택부의 출력신호에 따라 칩선택된 뒤에, 하위 어드레스 신호에 의해 지정되는 번지 영역에 메모리 쓰기 신호에 따라 바이오스 루틴을 저장하거나 또는 저장되어 있는 바이오스 루틴을 출력하는 SRAM부와; SRAM 선택부로부터 로우상태의 칩선택 신호가 출력될 경우에 다이내믹램의 쓰기 및 읽기 동작을 차단시키는 DRAM 새도우 디스에이블부와; DRAM 새도우 디스에이블부의 출력신호선에 로우 및 컬럼 어드레스 스트로브 단자가 연결되어 있는 DRAM부로 이루어지는 것을 특징으로 하는 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치.
  2. 제1항에 있어서, 상기한 SRAM 선택부는, 어드레스 신호선(A16∼A19)과 메모리/ 입출력 액세스 신호선(M/IO#)에 입력단자가 연결되어 있는 NAND 게이트(G21)와; NAND 게이트(G21)의 출력단자와 어드레스 신호선(A20∼A23)과 로우 및 컬럼 어드레스 스트로브 신호선(RAS0#, CAS0#)에 입력단자가 연결되어 있는 OR 게이트(G22)로 이루어지는 것을 특징으로 하는 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치.
  3. 제1항에 있어서, 상기한 SRAM부는 시스템 버스의 어드레스 신호선(A1∼A15, A0∼A14)에 어드레스 단자(A0∼A14)가 각각 연결되어 있고, 메모리 쓰기 신호선(RAMW#)에 쓰기 인에이블 단자(/WE)가 각각 연결되어 있고, 인버터(I11)의 출력단자에 출력 인에이블 단자(/OE)가 각각 연결되어 있고, SRAM 선택부(20)의 출력단자에 칩선택 단자(/CS)가 각각 연결되어 있는 제1 및 제2SRAM(31, 32)으로 이루어지는 것을 특징으로 하는 스태틱 램을 이용 바이오스 새도우 인터페이스 장치.
  4. 제1항에 있어서, 상기한 DRAM 디스에이블부는 SRAM 선택부(20)의 OR 게이트(G22)의 출력단자에 입력단자가 연결되어 있는 인버터(I41)와; 인버터(I41)의 출력단자에 한쪽 입력단자가 각각 연결되어 있고 로우 어드레스 신호선(RAS0#)에 다른 한쪽 입력단자가 각각 연결되어 있는 OR 게이트(G41, G42)로 이루어지는 것을 특징으로 하는 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치.
KR1019930003106A 1993-03-03 1993-03-03 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치 KR950008664B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003106A KR950008664B1 (ko) 1993-03-03 1993-03-03 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003106A KR950008664B1 (ko) 1993-03-03 1993-03-03 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR940022291A KR940022291A (ko) 1994-10-20
KR950008664B1 true KR950008664B1 (ko) 1995-08-04

Family

ID=19351539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003106A KR950008664B1 (ko) 1993-03-03 1993-03-03 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR950008664B1 (ko)

Also Published As

Publication number Publication date
KR940022291A (ko) 1994-10-20

Similar Documents

Publication Publication Date Title
US5036493A (en) System and method for reducing power usage by multiple memory modules
EP2025001B1 (en) Hybrid memory device with single interface
US6971034B2 (en) Power/performance optimized memory controller considering processor power states
JPH09219094A (ja) メモリ、メモリサブシステム、メモリ装置およびメモリシステムアドレス方法
US20080082752A1 (en) Method and apparatus for saving power for a computing system by providing instant-on resuming from a hibernation state
US20050117414A1 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
JPH10312681A (ja) 付随するｓｒａｍキャッシュと内部リフレッシュ制御とを備えたｄｒａｍメモリ・アレイを用いるエンハンス型信号処理ｒａｍデバイス
JPH08241240A (ja) コンピュータシステム
US5588128A (en) Dynamic direction look ahead read buffer
US6496888B1 (en) Incorporation of bus ratio strap options in chipset logic
US6385691B2 (en) Memory device with command buffer that allows internal command buffer jumps
KR950008664B1 (ko) 스태틱 램을 이용한 바이오스 새도우 인터페이스 장치
KR100699268B1 (ko) 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터
WO1996038773A2 (en) Integrated primary bus and secondary bus controller with reduced pin count
US11093432B1 (en) Multi-channel DIMMs
US4807119A (en) Memory address mapping mechanism
US20040128445A1 (en) Cache memory and methods thereof
US6862242B2 (en) SRAM control circuit with a power saving function
JPH1040679A (ja) シングルチップフレームバッファ、単一のチップ上に製造されたフレームバッファ、ディスプレイサブシステムおよびフレームバッファ構成方法
JPH08190481A (ja) 情報処理装置
US5873129A (en) Method and apparatus for extending physical system addressable memory
US6243798B1 (en) Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
US5115498A (en) Local memory fast selecting apparatus including a memory management unit (mmu) and an auxiliary memory
JPH1185617A (ja) コンピュータシステム
JPH10293684A (ja) コンピュータシステムおよびその立ち上げ制御方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee