KR950008396B1

KR950008396B1 - 포지로직 마이크로콘트롤러

Info

Publication number: KR950008396B1
Application number: KR1019920006293A
Authority: KR
Inventors: 엠. 바쇼어 폴
Original assignee: 삼성전자주식회사; 강진구; 아메리칸 뉴롤로직스 인코포레이티드; 이상준
Priority date: 1991-06-12
Filing date: 1992-04-15
Publication date: 1995-07-28
Also published as: US5425131A; US5245695A; AU2179692A; WO1992022868A1; JPH06511331A; US5459816A; KR930001089A

Abstract

내용 없음.

Description

포지로직 마이크로콘트롤러

제1a-1c도는 디지탈로직과 퍼지로직의 논리적인 차이점을 보이는 도면이다.

제2도는 콘트롤러에 있어서 퍼지로직을 위한 종래의 방법을 보이는 도면이다.

제3도는 본 발명의 바람직한 일실시예에 따른 퍼지마이크로콘트롤러의 블럭도이다.

제4도는 두개의 퍼지집합과 하나의 크리스프입력의 관계를 보이는 도면이다.

제5a-5d도는 본 발명의 퍼지화 방법에 따른 퍼지집합의 멤버쉽 함수에 근거한 입력범위와 퍼지집합의 관계를 보이는 도면이다.

제6도는 제3도의 퍼지화 입력선택기의 블럭도를 보이는 도면이다.

제7도는 제3도의 유사성회로의 블럭도를 보이는 도면이다.

제8a-8c도는 제3도의 미니멈 비교기를 보이는 도면이다.

제9도는 제3도의 맥시멈 비교기를 보이는 도면이다.

제10도는 제3도의 출력레지스터의 블럭도를 보이는 도면이다.

제11a-11c도는 본 발명의 퍼지마이크로콘트롤러의 적용을 위한 예시적인 멤버쉽 함수를 보이는 도면이다.

제12도는 본 발명의 퍼지마이크로콘트롤러의 마스터모드에서의 구성 및 동작을 보이는 도면이다.

제13도는 본 발명의 퍼지마이크로콘트롤러의 슬레이브모드에서의 구성을 보이는 도면이다.

제14도는 처리능력을 증대시키기 위해 여러대의 퍼지마이크로콘트롤러를 캐스캐이드접속한 것을 보이는 도면이다.

* 도면의 주요 부분에 대한 부호의 설명

100 : 퍼지화 입력선택기, 입력퍼지화 레지스터

300 : 유사성회로 400 : 퍼지화 출력레지스터

500 : 미니멈 비교기 600 : 맥시멈 비교기

700 : 규칙메모리 800 : 출력레지스터

900 : 제어회로

본 발명은 퍼지로직을 사용하는 규칙에 입각한(RULE-BASED) 전문가 제어시스템들과 콘트롤러들, 그리고 장치들을 콘트롤하는데 있어서 병렬처리에 관한 것이다.

제어시스템과 컴퓨터에 의해 제어되는 전자기기는 통상적으로 디지탈 제어시스템에 의해 제어되어져 왔다. 그러한 제어시스템들은 "참" 혹은 "거짓"중의 하나의 값을 필요로 하는 2치의 디지탈로직을 사용하기 때문에 실제의 제어문제에 있어서는 종종 근사화를 필요로 한다. 예를 들면, 어떤 입출력관계 Y=f(X)는 수학적인 함수 또는 예를들면 룩업테이블을 사용하는, 점들의 연속으로서 규정될 것이다. 전자의 수학적 함수를 사용하는 것은 실제의 제어문제를 정확하게 표현하기 위해서는 복잡한 수학이 필요할 수 있다. 더우기, 후자의 롬(ROM)과 같은 룩업테이블을 사용하는 것은 적절한 근사를 위해 대용량의 메모리를 요구하거나, 대용량의 메모리에 관련하여 부수되는 어드레싱기능과 같은 문제들 뿐만 아니라 보수화등의 문제를 초래한다.

예를들면 제1a도는 비선형적인 S자형의 함수 Y=f(X)의 예를 보이고 있다. 만약 함수 Y=f(X)를 규정하기 위해 디지탈로직이 사용되었다면, 제1b도에 보이는 바와 같이 이산적인 값들 Yi=ai*Xi(i=1,2,…,n)을 사용하여 제1a도의 함수를 근사화할 필요가 있었을 것이다. 크리스프값의 n이 한정되어 있기 때문에 본질적으로 Xi와 Xi+1 사이의 X값에 있어서 보간에러가 존재하게 된다. 여기서 "크리스프"라는 말은 하나의 개별적인 값을 갖는 입력을 말한다. 더우기 넓은 입력범위를 포함할 수 있는 값을 갖는 많은 수의 입력들이 존재하는 입력조합의 각각에 대한 규칙을 기술한다는 것은 불가능하다.

퍼지로직으로 알려져 있는 제어이론의 또 다른 접근은 1963년 L.Zadeh 교수에 의해 개발되었다. 디지탈로직에서와 같이 "참"과 "거짓"의 2가지 값으로 계산하는 것과는 다르게, 퍼지라는 말은 복수의 집합에서의 멤버쉽의 정도를 허용하므로서 퍼지규칙은 단속적인 것보다는 연속적 범위의 "참"의 가능성을 갖는다. 예를들면, 퍼지로직을 적용하면 어느 한 사람을 "키가 큰 사람들"의 집합의 원소로서 엄격하게 포함시키거나 제외시킬 필요가 없다. 오히려 어떤 사람이 어느정도 키가 크다라는 측면에서 보면 그 원소는 "1"과 "0"의 값들 사이에서 어느정도의 멤버쉽을 가지고 그 집합에 할당된다.

제1c도는 제1a도에 보여지는 함수를 계산하는 데 있어서 퍼지로직의 원리를 보이고 있다. 함수f(X)는 중복되는 여러개의 퍼지집합(10)에 의해 근사된다. 연속적인 값 X를 이산치 Xi에 의해 근사하는 것보다는 퍼지로직은 주어진 값 X를 그 값 X가 어떤 퍼지집합(10)의 중심에 가장 가까운지의 여부에 의해 결정한다. 만일 X의 값이 둘 혹은 더 많은 퍼지집합으로부터 등거리에 있다면, 결과인 Y값은 그 값 X가 원소가 되는 모든 퍼지집합에서 제안되는 출력치에 비례되게 결정될 수 있다. 그러므로, 퍼지 수는 할당되는 퍼지 집합들과 대응하는 멤버쉽 값들을 갖는 2차원적일 수 있다.

퍼지로직은 실제 환경의 상대적인 부정확내에서 동작할 수 있으므로, 퍼지로직과 퍼지집합이론의 잇점은 많은 분야, 예를들면 로보트공학, 자연언어인식, 자동차 항공산업, 인공지능 등에서 명백한 것이 되었다. 퍼지로직의 이론과 적용을 기술하는 예시적인 출판물들은 Devi, B.B 등에 의한 "히스토그램에 의한 퍼지 멤버쉽의 평가"(Information Sciences, vol. 35, 1985, pp. 43-59); Braae, M등에 의한 "퍼지로직 콘트롤러의 이론적 그리고 언어적인 특성"(Automatica, vol. 15, issue 5, 1979, pp. 553-77); Ralston, P.A.S에 의한 "기계공작의 퍼지로직제어"(Manufacturing Review, vol. 3, no. 3, September 1990, pp. 147-154); Schwartz, Tom J.의 "전문가시스템을 위한 퍼지툴"(Ai Expert, Fabruary 1991, pp. 34-41); Kohoutek, H.J.의 "근사추론의 실제"[Proceedings of Manufacturing International '90(1990 Atlanta, Georgia) Vol. V : "디자인, 신뢰성 그리고 제조능력의 교육"]; Lee, Chuen C.의 "제어시스템의 퍼지로직"; "퍼지로직 콘트롤러 I, II"(IEEE Transactions on Systems, Man and Cybernetics vol. 20, issue 2, March/April 1990, pp. 404-418, 419-435); Manani, E.H.에 의한 "간단한 역동적 플랜트의 제어를 위한 퍼지알고리즘의 적용"(Proceedings of the IEEE, vol. 121, issue 12, December 1974, pp. 1585-1588); Tang, K.L. 등에 의한 "전통적인 콘트롤러 디자인과 퍼지로직의 비교"(IEEE Transactions on Systems, Man and Cybernetics, vol. 17, issue 6, November/December 1987, pp. 1085-1087); Zadeh, L.A.에 의한 "퍼지집합"(Information and Control, vol. 8, 1965, pp. 338-353); Zadeh, L.A에 의한 "복잡한 시스템의 분석과 결정과정에 대한 새로운 접근의 개요"(IEEE Transactions on Systems, Man and Cybernetics, vol. 3, issue l, January 1973, pp. 28-44); 그리고 Ruspini, Enrique H.에 의한 "퍼지로직의 의미학에 대하여"(International Journal of Approximate Reasoning 1991, vol. 5, pp. 45-86)등이 있다. 퍼지로직의 이론에 대하여 상세히 기술하고 있는 이들 간행물들은 본 발명에서 언급하므로서 구체화되어 있다.

Ralston등에 의해 콘트롤러를 위한 퍼지로직의 구체화가 제안되어졌다(1990). 제2도에 보이는 바와 같이 입력과 제어변수들을 위하여 "논의의 세제"(예를들면 연속적인 값들의 차원)가 스텝 20에 규정되어 있다. 그리고 스텝 22에서는 변수들의 관찰방법을 결정하는 멤버쉽 함수들이 퍼지집합으로서 규정되어 있다. 다시 말해서, "논의의 세계"의 부집합들인 퍼지집합들은 그들 각자의 멤버쉽 함수에 의해 규정된다. 다음, 스텝 24에서는 콘트롤러 입력에 제공된 관찰결과들을 요구되는 퍼지제어문장들에 관계시키는 로직을 제공하기 위하여, 규칙베이스가 형식화되거나 구축된다. 규칙은 "IF(Alpha가 작다) AND(Beta가 중간이다) THEN(Gamma는 크다)"라는 형식이 될 것이다. 스텝 26에서는 룰베이스를 이용하여 논리적으로 퍼지 입력들로부터 제어문장들을 획득하는 평가장치가 디자인된다. 평가장치는 프로세스 관찰들(예를들면 퍼지입력들)에 대하여 퍼지출력을 만들것이다. 최종적으로 스텝 28에는 제어되는 장치나 프로세스의 입력으로 제공되는 입력 변수들을 위해 퍼지제어문장들을 이산적이고 크리스프한 값으로 변환하는 규칙들을 제공하는 "액션 인터페이스"가 규정되어 있다.

콘트롤시스템에 있어서의 퍼지로직의 적용이 기대되는 반면에 많은 문제들에 직면하여 있다. 예를들면, 멤버쉽 함수의 구축은 상당히 어려운 것이다. 최적의 멤버쉽 함수는 센서의 특성, 제어응답특성 그리고 다른 동적 요소들에 관계된다. 그러므로, 어떤 경우들에 있어서 최적의 멤버쉽 함수는 경험적으로 결정될 수 밖에 없다. 이러한 멤버쉽 함수를 결정하는데 있어서의 어려움은 하나의 입력을 대응되는 퍼지집합으로 적절하게 구분하는 문제로 변환된다.

현재의 퍼지제어시스템의 부가적인 문제는 퍼지로직의 평가과정이 마이크로프로세서를 통하여 종래의 순차적인 프로세스를 이용하여 수행된다는 것이다.

이러한 마이크로프로세서에 의한 시스템은 고전적인 폰-노이만 구조를 이용하고 있다. 그러므로, 제어시스템의 처리속도는 마이크로프로세서의 처리속도에 의해 제한된다. 이러한 "폰-노이만 병목현상"은 요구되는 처리동작의 수가 증가함에 따라 처리속도를 심각하게 제한한다.

최근에는 폰-노이만 구조보다 빠른 고도의 병렬구조가 Lippman에 의해 제안되어졌다(1987). 이러한 신경회로 규정자들은 고전적인 폰-노이만 기계보다는 빠르지만 상대적으로 신경회로망 내부의 많은 수의 병렬접속이 IC 칩의 크기를 증대시키고 이에 따라 시스템의 전체경비를 증가시킨다.

마지막으로, 오늘날의 퍼지로직시스템은 비교적 적은 수의 입력을 갖는 곳에 적용되어져 왔다. 퍼지로직 마이크로콘트롤러는 많은 수의 입력들을 처리할 수 있는 능력, 많은 수의 규칙과 더불어 작용할 수 있는 기능 그리고 적절한 수의 출력들을 제공할 수 있는 능력을 가져야 한다.

본 발명의 목적은 한계가격의 제어시스템들의 효율적인 수행을 위한 저가격의 퍼지로직마이크로콘트롤러를 제공하는 것에 있다.

본 발명의 다른 목적은 요구되는 제어적용에 있어서 쉽게 구현되는 퍼지로직마이크로콘트롤러를 제공하는 것에 있다.

본 발명의 또 다른 목적은 최소한의 처리량으로 많은 수의 입력들에 대응하는 제어신호들을 발생하는, 효율적인 처리능력을 갖는 퍼지로직마이크로콘트롤러를 제공하는 것에 있다.

이러한 본 발명의 목적과 다른 목적들을 달성하기 위한 퍼지로직콘트롤러는 많은 수의 입력들로부터 효율적인 처리를 제공하기 위하여 몇가지의 유리한 특징을 포함한다. 입력들은 시분할다중(TDM)된 신호들(예를들면, 센서들로부터의)이고, 퍼지화 입력 셀렉터에 입력된다. 퍼지화 입력 셀렉터는 TDM신호들을 분리하고, 분리된 신호를 그 입력에 대한 멤버쉽값을 결정하는 퍼지화기에 의해 퍼지화될 수 있도록 준비한다. 퍼지화 처리후에는 퍼지화된 입력신호들은 최소한의 구성을 이용하여 높은 처리속도를 갖도록 디자인된 다중 피드포워드 회로망에 의해 처리된다. 다중 피드포워드 회로망은 퍼지화된 입력신호를 콘트롤시스템의 출력 파라메터(parameter)들에 따라 확립되는 기결정된 퍼지로직 규칙에 따라 처리한다. 처리된 데이타는 제어되어질 각각의 장치들로 출력된다.

본 발명에 따른 퍼지화기 입력선택기는 TDM입력신호를 역다중화하고, 역다중화된 신호(바람직하게는 8비트의 디지탈신호)를 역다중화된 신호에 대응하는 입력퍼지화기 레지스터에 저장한다. 입력퍼지화기 레지스터는 퍼지화를 위한 퍼지집합 파라메터 데이터와 함께 로드된다. 입력퍼지화기 레지스터가 역다중화된 신호와 대응하는 퍼지집합 파라메타 데이타를 로드한 후, 역다중화된 신호는 퍼지화되게 된다.

본 발명은 퍼지집합에 대한 크리스프입력(예를들면, 퍼지화되는 이산적인 역다중화된 신호)의 퍼지집합에 대한 유사성을 결정하기 위한 간단한 기법을 제공하는 퍼지화 방법을 제공한다. 크리스프입력과 퍼지집합사이의 유사성의 정도는 멤버쉽 함수(u)에 의해 규정된다. 본 발명에 따른 퍼지화 방법은 멤버쉽 함수(u)의 형태를 무시하고 대신에 멤버쉽 함수(u)의 규정된 중심에서의 크리스프입력의 거리를 결정한다. 크리스프입력의 거리는 멤버쉽 함수(u)의 폭에 대하여 거리가 최소로 될때 결과되는 유사성신호가 최대로 되고 역으로 거리가 최대로 될때(예를들면, 크리스프입력이 멤버쉽 함수(u)의 폭을 벗어날 경우) 결과되는 유사성신호가 최소로 되도록 선형적으로 보수화된다.

유사성 결정에 있어서, 멤버쉽 함수의 형태가 사용되지 않으므로 제어시스템의 디자이너는 최적의 멤버쉽 함수의 형태, 또는 센서특성, 제어응답특성 혹은 다른 동적인 요소들에 의한 그 효과에 대해 걱정할 필요가 없다. 결과적으로, 본 발명에 의한 퍼지화 과정은 제어시스템의 변화에 대한 유연성을 가지면서도 적용이 더 간단해지게 된다.

퍼지화된 입력신호는 제어시스템의 출력파라메터에 따라 확립된, 소정의 퍼지로직 규칙들에 따라 퍼지화된 입력신호를 처리하는 다중 피드포워드 회로망에 의해 처리된다. 퍼지마이크로콘트롤러의 출력은 미리 결정된 규칙들과 퍼지화된 입력신호들에 기초하여 결정될 것이다. 규칙은 그 규칙을 처리할때 퍼지화된 입력 신호들중의 어떤 것이 비교될 것인가를 결정한다. 각각의 규칙에 대한 규칙조건들은 그 규칙에서의 최소치 조건을 나타내는 퍼지입력신호들을 병렬로 결정하는 다중 피드포워드 회로에서 수행된다. 맴시멈 비교기는 각각의 규칙의 각각의 최소치 조건들을 비교하여 어느 규칙이 퍼지호된 입력이 주어졌을 때 최적의 출력을 제공하는가를 결정한다.

본 발명에 따른 다중 피드포워드 회로는 처리되는 각각의 규칙에 있어서 최소 혹은 최대 규칙조건을 결정하도록 특별히 제공되기 때문에 다중 피드포워드 회로망은 주어진 규칙에 대하여 복수의 선택되고 퍼지화된 입력을 병렬로 처리할 수 있다. 그러므로, 하나의 규칙은 회로망의 각 사이클 기간동안에 처리될 수 있으므로 본 발명은 초당 삼천만 규칙의 대단히 빠른 규칙처리를 가능하게 한다. 더우기, 제공된 회로는 반도체 칩상에서 최소한의 실리콘을 사용하여 디자인될 수 있고, 결과적으로 반도체 칩에 있어서 저가격을 실현할 수 있다.

선택된 퍼지데이타에 대한 최적의 출력을 제공하는 규칙은 출력레지스터에 규칙출력을 제공하기 위한 규칙메모리로부터 어드레싱된다. 출력레지스터는 현재의 출력상에서 가령, 오프세트를 더함으로써 규칙출력을 조작하고, 결과의 출력신호를 제어될 장치에 출력한다. 결과적으로, 비퍼지화된 크리스프신호인 출력신호는 피드백시스템을 제공하기 위하여 퍼지화기 입력 셀렉터에 피드백될 수 있다.

그러므로, 본 발명은 퍼지로직을 사용하여 복수의 입력을 빠르게 처리할 수 있게 하고, 상당히 간단하고 값싸게 퍼지제어시스템에 적용될 수 있는 독특한 퍼지마이크로콘트롤러를 제공한다.

결과적으로, 본 발명은 고성능 기구, 패턴매칭, 시퀀서, 스테이터머신과 타이머, 자동차 적용, 로보텍스, 근사추론 또는 전문가시스템 등과 같은 응용예를 제어하는 새롭고 경제적인 시스템을 제공한다.

본 발명의 특징들은 하기의 상세한 설명과 첨부된 도면에 의하여 명백해질 것이다.

제3도는 본 발명의 바람직한 일실시예에 따른 퍼지로직마이크로콘트롤러의 블럭도를 보이는 도면이다. 퍼지마이크로콘트롤러(50)는 출력신호를 대응되는 제어장치에 출력함에 의해 복수의 디바이스(제3도에는 도시되지 않음)들을 제어한다. 출력신호의 값은 그 출력신호와 퍼지마이크로콘트롤러(50)에 입력되는 신호들에 관련된 규칙들에 의하여 결정된다. 달리 말하면, 각 출력신호는 어떤 입력조건하에서 출력신호에 의해 취해질 액션을 규정하는 미리 결정된 규칙집합들의 결과이다. 본 발명의 퍼지마이크로콘트롤러(50)는 어떤 규칙이 최적의 출력을 제공하는가를 결정하기 위하여 입력신호들을 각각의 규칙들과 한번에 한 규칙씩 비교한다.

제3도에 보이는 바와 같이, 퍼지마이크로콘트롤러(50)는 외부 신호원으로부터의 시분할 다중화된(TDM) 입력신호를 받아들이기 위한 퍼지화기 입력셀렉터(100)를 갖는 퍼지화부(80)를 포함한다. 외부 신호원은 예를들면 복수의 센서신호를 시분할 다중하는 멀티플렉서(도시되지 않음)일 것이다. 입력신호는 아날로그 혹은 디지탈일 수도 있지만 제시된 실시예는 8비트의 디지탈 워드를 사용하므로 퍼지화 입력셀렉터(100)는 8비트의 디지탈 입력신호들의 데이타열을 수신한다.

퍼지화 입력셀렉터(100)는 동기신호(SYNC와 어드레스신호(ADDR)를 사용하여 외부의 멀티플렉서(도시되지 않음)와 제어회로(900) 사이에는 핸드세이킹을 행하여 상기 외부멀티플렉서로부터 8비트의 TDM신호를 수신한다. 퍼지화 입력셀렉터(100)는 8대1 디멀티플렉서를 포함하므로, 각각의 8비트 입력신호들은 TDM신호에 의하여 시간적으로 구분되고 그 다음 내부적으로 래치된다. 래치된 입력신호들은 입력퍼지화 레지스터들(200)중의 하나에 매핑됨에 의하여 준비되고, 각각의 입력퍼지화 레지스터(200)는 분리된 8비트의 디지탈 입력신호들중의 하나를 저장한다. 맵핑과정은 수행될 적용예에 따라 미리 결정되고, 각각의 8비트 입력은 대응되는 퍼지집합에 의해 퍼지화된다.

입력퍼지화 레지스터들(200)의 숫자 n은 퍼지집합들의 숫자와 대응된다. 각각의 입력퍼지화 레지스터들(200)은 미리 결정된 퍼지집합에 따라 입력 데이타를 퍼지화하기 위해 필요한 데이타를 포함한다. 그 결과 각 입력 퍼지화 레지스터(200)는 미리 결정된 퍼지집합에 대응하므로, 제시된 실시예에 있어서 16개의 입력퍼지화 레지스터들은 16개의 퍼지집합을 적용할 수 있도록 한다. 따라서, 각각의 입력퍼지화 레지스터들(200)은 필요한 퍼지집합 파라메터들(아래 참조)과 퍼지화될 8비트 디지탈 입력신호들을 포함한다. 입력퍼지화 레지스터(200)들중의 하나로부터의 데이타는 하기에 기술되는 본 발명의 퍼지화방법을 수행하는 유사성회로(300)에 출력된다. 퍼지화 방법은 모든 8비트의 입력신호들이 적절하게 퍼지화될 때까지 각각의 입력 퍼지화 레지스터들(200)의 내용에 대하여 반복된다.

퍼지화된 입력신호들은 유사성회로(300)로부터 출력되어 퍼지화 출력레지스터들(400)에 순차적으로 래치된다. 모든 입력신호들이 입력퍼지화 레지스터들(200)에 저장된 퍼지집합 파라메터에 따라 퍼지화된 후, 퍼지하 출력레지스터들(400)은 퍼지화된 입력신호들을 미니멈 비교기(500)에 동시에 출력된다. 미니멈 비교기(500)는 어떤 퍼지로직 규칙이 퍼지화된 입력신호들을 기초로 하여 수행될 가능성을 가지고 있는가를 결정한다. 예를들면, 규칙은 "IF(온도가 높다) AND(Beta는 매우 습하다) AND(모터속도는 낮다) THEN 큰 차이로 모터속도를 증가시킨다"의 형태가 될 것이다. 규칙중의 각각의 조건들은(예를들면 "온도가 높다") 상관관계가 낮은지 높은지를 결정하기 위하여 대응되는 퍼지입력(예를들면 "온도")과 비교된다. 각 규칙조건들의 상관관계는 규칙조건들 사이의 최소 레벨의 상관치를 결정하기 위하여 비교된다.최소규칙조건(예를들면 최소 레벨의 상관관계를 갖는 규칙조건)은 퍼지화된 입력신호들에 기초하여 수행될 규칙의 전체적인 가능성을 나타낸다. 미니멈 비교기(500)는 순차적으로, 예를들면 한번에 한 규칙씩 각 규칙의 최소규칙 조건을 결정한다. 각 출력을 위한 규칙들은 규칙메모리(700)에 저장되어져 있고, 미니멈 비교기(500)에 의해 하나의 규칙이 처리된 후 최소규칙 조건을 결정하기 위해 다른 규칙이 규칙메모리(700)로부터 선택된다.

미니멈 비교기(500)은 최소규칙조건을 맥시멈 비교기(600)에 출력하여 선택된 규칙의 최소규칙조건을 다른 대응되는 규칙들의 최소규칙조건들과 비교한다.

맥시멈 비교기(600)는 출력신호의 규칙들을 비교하고 최소규칙조건에 대하여 최대의 값을 갖는 규칙을 확인한다. 확인된 규칙은 종합적으로 가장 높은 상관정도를 갖는 것으로 선택되고, 따라서 최적의 출력은 규칙메모리(700)로부터 어드레싱되고 대응되는 규칙출력은 출력레지스터(800)에 공급된다. 규칙메모리(700)는 예를들면 64×24비트의 SRAM일 것이다.

출력레지스터(800)는 제공되는 규칙출력에 기초하여 현재의(혹은 초기의) 출력을 변경한다. 출력레지스터(800)에 의한 변경은 예를들면, 증가, 감소, 승산, 제산, 보수등의 논리적 연산자일 것이다. 출력레지스터(800)는 변경된 출력을 제어될 장치들에 출력신호로서 출력한다. 만일 피드백시스템이 요구된다면 출력레지스터(800)는 또한 루프백 입력신호를 퍼지화 입력셀렉터(100)로 출력하도록 선택될 수 있다.

제시된 실시예에 따르면 출력레지스터(800)의 출력신호는 8개의 출력장치들을 위한 TDM신호이다. 그러므로 8개의 출력신호들은 하나의 TDM신호로 다중화된다. 또한, 제어회로(900)는 퍼지마이크로콘트롤러의 전체 동작을 제어한다.

본 발명의 퍼지화 방법은 제4도와 제5a-5d도에 개시되어 있다. 제4도는 크리스프입력(38)과 두개의 임의적으로 선택되고 예시적이며 멤버쉽 함수들(A,B)을 갖는 퍼지집합들(40,42)의 관계를 보이고 있다. 여기서 "크리스프"라는 말은 단일의 정확한 값을 나타내는 입력 혹은 출력을 자칭하는 것이다. 대부분의 센서가 제공하고 대부분의 액튜에이터(Actuator)가 요구하는 것은 스칼라량이므로 본 발명의 퍼지마이크로콘트롤러는 크리스프입력들을 받아들이고 크리스프출력들을 제공한다.

각 멤버쉽 함수는 크리스프입력(38)과 대응되는 퍼지집합 사이의 관계를 규정한다. 달리 말하면, 멤버쉽 함수들은 제1c도에 보이는 퍼지집합(10)의 크기를 결정한다. 크리스프입력(38)과 멤버쉽 함수와의 결합도를 평가하는 것은 "퍼지조건"으로 나타내어진다. 여기서 조건이란 대응되는 퍼지집합에 있어서 크리스프입력(38)의 멤버쉽 또는 비멤버쉽의 정도를 나타낸다. 그것은 퍼지숫자이므로 "조건"은 부울(Boolean) 연산에서와 같이 순차적인 퍼지규칙에서 사용될 수 있다.

그러므로 퍼지시스템에서의 멤버쉽 함수는 미지의 입력과 기지의 값 또는 계층(예를들면, 퍼지집합)에서의 유사성의 정도를 규정하는 것이다. 제5a도에 보이는 바와 같이, 값 X를 갖는 크리스프입력 A의 멤버쉽(u)의 정도는 크리스프입력 A가 멤버쉽 함수 C와 교차하는 점에서 발생한다. 그렇지만, 제어시스템(예를들면 센서의 특성, 제어응답, 동적응답)에서의 비선형성 때문에 멤버쉽 함수(u)는 멤버쉽 함수의 형태를 결정하는 입력의 차원 X에 대하여 비선형인 것이 되고 따라서 유사성의 결정은 적용하기 어려운 것이 된다.

멤버쉽 함수의 형태를 결정하는 것을 피하기 위하여, 본 발명의 퍼지화 방법은 멤버쉽 함수의 경사를 미리 규정하고, 크리스프입력과 멤버쉽 함수의 중심사이의 거리를 결정한다. 제5b도에 보이는 바와 같이, 멤버쉽 함수 D는 미리 결정된 경사도(예를들면 1대1의 경사도)에 따라 선헝적으로 되도록 규정된다. 퍼지화 방법은 멤버쉽함수와 크리스프입력 X와의 교차점을 결정하기 보다는 부호를 무시하고 알려진 중심값에서 크리스프입력을 감산하여 거리 da를 측정한다. 그 차는 멤버쉽 함수 D의 폭에 대하여 입력과 중심이 동일하다면 유사값(da)은 최대가 되고 반대로 입력이 중심으로부터 멀리 있다면 유사치가 최소로 접근하도록 보수화된다.

제5c도와 5d도는 각각 멤버쉽 함수와 그것의 역을 보이고 있다. 멤버쉽 함수에서 연장되는 해칭된 선은 그 폭이 최대로 세트되었을 경우의 멤버쉽 함수의 형태를 보이는 것이다. 다시 말하면, 제5c도와 제5d도에서의 멤버쉽 함수의 폭이 "13"이라는 값에 세트되어 있어도 제시된 실시예에 따른 최대 폭은 "31"이다. 따라서 크리스프입력 X가 제5c도의 멤버쉽 함수의 밖에 있어도 유사성의 값은 최소 혹은 0이 되게 된다.

본 발명의 퍼지화 방법의 잇점들은 제어시스템의 고안자가 모든 퍼지집합에 대하여 멤버쉽 함수의 모양을 결정할 필요가 없고, 게다가 퍼지화 방법은 하드웨어상에서 쉽게 구현될 수 있다는 것이다. 퍼지화 방법의 제시된 실시예는 제7도를 참조하여 하기에 기술된다.

제6도는 제3도의 퍼지화 입력셀렉터(100)를 상세히 보이고 있다. 외부 멀티플렉서로부터의 TDM입력신호는 제3도에 보여지는 출력레지스터(800)에서의 루프백 입력신호를 또한 수신하는 2대1 디멀티플렉서(120)에 입력된다. 2대1 디멀티플렉서(120)는 입력/루프백 선택신호(I/_LB)에 응답하여 TDM입력신호 혹은 루프백신호를 선택한다. 선택된 신호는 2대1 디멀티플렉서(120)에 의해 외부 멀티플렉서와도 접속되어 있는 SYNC신호에 응답하여 각 신호들을 래치함으로서 선택된 TDM신호를 역다중화하기 위한 래치(140)로 출력된다. TDM신호로부터의 8개의 입력신호의 각각은 선택회로(160)에 공급된다. 선택회로(180)는 8개의 입력신호들 중의 하나를 3비트의 ADDR신호에 따라 선택하여 출력된다. 선택회로(160)의 출력은 선택될 퍼지화기를 확인하는 FZSET신호에 의해 선택회로(160)에서의 선택된 입력신호를 퍼지화 레지스터들(200)중의 하나에 맵핑시키는 맵핑회로(180)에 의해 요구되는 퍼지화기에 맵핑된다. 퍼지화기가 선택된 후 선택된 입력신호는 대응되는 퍼지화 출력라인으로 출력되어 제3도에 보이는 입력퍼지화 레지스터들(200)중의 대응되는 하나에 래치된다.

제3도에 보이는 바와 같이 퍼지화 입력선택기(100)는 TDM입력신호와 TDM루프백신호를 수신하고, 퍼지화될 입력신호를 적절한 입력퍼지화 레지스터들(200)에 선택적으로 출력한다. 제어신호들 L/_LB, SYNC, ADDR과 FXSET는 각각 제3도에 보여지는 제어회로(900)에 의해 각각 공급되며, 모든 필요한 어드레싱, 타이밍, 제어 그리고 일반적인 기능들을 제공하고 있다.

제7도는 제3도의 유사성회로(300)를 보인다. 유사성회로(300)는, 여기서 퍼지화기로 나타내어지며, 제5b-5d도에 제시된 퍼지화 방법을 사용하여 크리스프입력의 선택된 퍼지집합에 대한 유사성을 결정한다. 유사성회로(300)는 크리스프 입력데이타와 퍼지집합 파라메타 데이타를 포함하는 입력퍼지화 레지스터들(200)중의 하나로부터 데이타를 수신한다. 제시된 실시예에 따르면 각 입력퍼지화 레지스터(200)는 8비트의 크리스프 입력데이타와 8비트의 퍼지집합 멤버쉽 함수의 중심위치와 5비트의 멤버쉽 함수의 폭 그리고 어드레스 신호에 의해 어드레스된 입력을 확인하는 3비트로 구성된 24비트 레지스터이다(제6도).

제7도에 보이는 유사성회로(300)는 크리스프 입력데이타와 중심위치와 폭의 값인 퍼지집합 파라메터 데이타를 수신한다. 8비트 중심위치는 8비트 래치(310)에 래치되고 폭의 값은 5비트 래치(320)에 래치된다. 상기의 퍼지화 방법에 따르면 크리스프입력과 8비트 래치(310)에서의 중심위치는 감산기(330)로 보내져 차의 절대치가 계산된다. 감산기(330)로부터의 차값은 비교기(340)에 입력되어져, 5비트 래치(320)에 저장된 멤버쉽 함수의 폭의 값과 비교되고 비교의 결과는 제어로직회로(350)로 출력된다. 제어로직회로(350)는 마찬가지로 제어회로(900)로부터 극성비트를 수신한다. 극성비트는 크리스프입력이 제5c도와 5d도에 보여지는 참의 멤버쉽 함수 또는 그의 역중의 어떤 것에 의해 퍼지화될 것인지를 결정한다.

제어로직회로(350)는 비교기(340)에서의 비교결과와 극성비트에 응답하여 알카커트계산기(360)에 제어신호를 출력한다. 상세하게는 알파커트계산기(360)는 하기의 로직을 사용하여 감산기(330)의 차로부터 퍼지화된 데이타를 출력한다. 만약 크리스프 데이타가 멤버쉽 함수의 외부에 있을 경우(예를들면 비교의 결과와 멤버쉽 함수의 폭에 비해 큰 차값을 나타내는 경우)에는 퍼지화된 값은 극성비트가 세트되지 않았으면(예를 들면 멤버쉽 함수가 "참"인 경우) 0이 되도록 하고, 반대로 극성비트가 세트되어 있는 경우에는 크리스프 데이타가 멤버쉽 함수의 내부에 있으면 퍼지화된 값이 0가 되도록 한다.

본 발명의 퍼지화 방법에 따르면 멤버쉽 함수는 1대1의 직선적인 경산를 가지므로 알파커트 계산기(360)는 차값의 보수를 취하고 그 결과를 퍼지집합에 대한 멤버쉽의 정도를 나타내는 유사성의 값으로서 출력한다. 보수의 다음과 같이 규정된다. 제5c도에 제시된 예시의 멤버쉽 함수에 따르면 멤버쉽 함수의 최대 폭은 "31"(십진수)이므로 크리스프입력이 예를들면 "CI(Crisp Input)=7"의 값을 가지고, 선택된 멤버쉽 함수가 "CL(Center Location)=13"(십진수)의 중심위치와 "W(Width)=9"(십진수)의 폭을 가지면, 그 차이"DIFF=13-7=6"이 유사성의 값 "COMP(DIFF)-ABS(6-31)=25"(십진수)가 되도록 보수화된다. 그러므로 유사성의 값은 "25"이고 그 차이 DIFF가 0일 경우에는 최대값 "31"을 갖는다. 결과적으로 본 발명의 퍼지화 방법은 크리스프입력과 퍼지집합 사이의 유사성을 결정하기 위한 간단하고 효율적인 방법을 제공한다.

유사성의 값은 제3도에 도시한 바와 같이 알파커트 계산기(360)로부터 퍼지화 출력레지스터(400)중의 적절한 하나에 출력된다. 유사성의 값은 대응되는 퍼지집합을 참조할 때 퍼지수(Fuzzy Number)로서 알려져 있다.

퍼지화 방법은 모든 퍼지집합들에 대하여 반복된다. 제시된 실시예에 따르면, 입력퍼지화 레지스터(200)에 저장된 각각의 파라메터와 함께 최대 16개의 퍼지집합들이 가능하다. 그렇지만 사용될 퍼지집합의 수를 증가 혹은 감소시키기 위한 변경들도 가능하다.

퍼지수들에 부수된 퍼지집합들에 대한 모든 퍼지수들이 퍼지화 출력레지스터(400)(제3도)에 로드된 후, 퍼지마이크로콘트롤러(50)는 선택된 규칙이 주어진 퍼지입력들이 주어졌을 때 최적의 출력을 제공하는가를 결정하기 위해 퍼지화된 입력신호들을 처리한다. 처리는 두 단계의 과정으로 구성된다. 먼저, 미니멈 비교기(500)는 선택된 규칙들의 최소규칙조건을 결정한다. 그리고 맥시멈 비교기(600)는 요구되는 출력에 대응하는 규칙들 중의 어떤 것이 최소규칙조건으로 최대의 값을 갖는가를 결정한다. 최소규칙조건에 있어서 최대의 값을 갖는 규칙은 주어진 입력에 대한 최적의 출력으로 간주된다.

미니멈 비교기(500)는 처리될 규칙조건들에 의해 규정된 퍼지화 출력레지스터들(400)로부터의 퍼지입력들을 수신한다. 다시말하면, 16개의 퍼지집합중 5개만을 사용하는 규칙은 미니멈 비교기(500)에서 처리될 5개의 대응되는 퍼지입력만을 선택하게 된다. 선택된 퍼지입력은 규칙에 있어서 최소규칙조건을 찾아내기 위한 처리를 빠르고 효율적으로 처리하도록 특별히 제공되는 다중 피드포워드 회로망에 의해 처리된다. 최대규칙 조건이 고려된다면 입력은 처리전에 인버팅된다.

제8a도는 제3도에 보여지는 미니멈 비교기(500)의 블럭도를 보이고 있다. 미니멈 비교기(500)는 16개의 5비트 신호들중에서 비동기적으로 최소값을 결정하도록 특별히 고안된 다중 피드포워드이다. 결과적으로 미니멈 비교기(500)는 1 시스템 클럭 사이클내에서 최소 입력값을 결정한다. 미니멈 비교기(500)의 논리는 예를들면 두개의 디지탈 워드가 어느쪽이 더 작은 값을 갖는가를 결정하기 위하여 비교될 때 주안점(emphasis)은 상위 비트들에 있다는 것이다. 결과적으로 두개의 워드사이에 상위 순위의 비트에서 차이가 있다면, 하위 비트들은 무시될 수 있다는 것이다. 따라서 미니멈 비교기(500)는 비교되는 값들의 상위 비트들을 비교하고 불일치가 나타나면 모든 하위 비트들을 금지시킨다.

미니멈 비교기(500)의 기능은 제8a도, 8b도 그리고 8c도를 참조하여 미니멈 비교기(500)의 다음 설명에 의하여 명백하게 될 것이다.

제8a도에 보여지는 바와 같이, 미니멈 비교기(500)는 퍼지화 출력레지스터(400)로부터의 16개의 5비트(총 80비트)의 퍼지화된 입력들을 수신하여 각 퍼지화된 입력(IN)을 대응되는 최소화 엘리먼트(510)에 입력한다. 이 최소화 엘리먼트(510)는 또한 NAND 트리(550)로부터 피드백입력(FB)를 수신한다. NAND트리(550)는 주어진 유효비트에 있어서 최소화 엘리먼트(510)의 출력중의 어느것이 대응되는 유효비트에 대하여 다른 값을 갖는가를 결정한다. 만일 대응되는 유효비트에 있어서 같은 값을 갖지 않는 어떤 출력이 있다면, NAND트리(550)는 최소화 엘리먼트(510)에서 하위비트를 분석하는 것을 억제하는 피드백입력(FB)으로서 비트억제신호를 출력한다. 최소화 엘리먼트(510)의 배열과 NAND트리(550)가 하기에 기술되는 바와 같이 몇개의 비동기적인 경로들을 거친후에 안정한 값을 결정하면, 그 결과는 최소값을 얻기 위해 인버터(580)에 의해 인버팅된다.

각 최소화 엘리먼트(510)는 5비트의 퍼지화된 입력(IN), 5비트의 피드백입력(FB) 그리고 디스에이블입력(DIS)을 수신한다. 디스에이블입력은 규칙메모리(700)에 처리되고 저장된 규칙에 따라 제공된다. 따라서 만일 규칙이 그 논리에 있어서 단지 4개의 퍼지집합을 사용한다면, 나머지 최소화 엘리먼트들(510)은 디스에이블신호 DIS="0"을 수신하게 된다.

제8b도는 제8a도에서의 최소화 엘리먼트(510)를 제시하고 있다. 제8b도에 보이는 바와 같이 디스에이블입력(DIS)은 NAND게이트 G5(512), G4(514), G3(516), G2(518) 그리고 G1(520)에 입력된다. 퍼지신호 IN은 인버터들(522, 524, 526, 528 그리고 530)에 입력된다. 여기서 인버터(522)는 퍼지입력신호 IN중의 최상위비트(MSB) ("비트 5"라고도 함)를 수신하고 인버터(530)는 최하위비트(LSB)("비트 1"이라고도 함)를 수신한다. 퍼지입력신호(IN)중의 비트 5, 4, 3, 그리고 2는 NAND게이트 G6(532), G7(534), G8(536) 그리고 G9(538)에 각각 입력한다. NAND게이트 G6(532), G7(532), G7(534), G8(536), 그리고 G9(538)은 또한 피드백신호 FB의 4개의 최상위비트를 각각 수신한다. 여기서 NAND게이트 G6(532)는 MSB를 수신한다. 인버터들(522,524,526,528 그리고 530)의 출력은 NAND게이트 G5(512), G4(514), G3(516), G2(518) 그리고 G1(520)에 각각 공급된다. 더우기, NAND게이트 G6(532)의 출력은 NAND게이트 G4(514), G3(516), G2(518) 그리고 G1(510)에 공급된다. NAND게이트 G7(534)의 출력은 NAND게이트 G3(516), G2(518) 그리고 G1(520)에 공급된다. NAND게이트 G8(536)의 출력은 NAND게이트 G2(518)과 G1(520)에 공급된다. 그리고 NAND게이트 G9(538)의 출력은 NAND게이트 G1(520)에 공급된다. NAND게이트 G5(512), G4(514), G3(516), G2(518) 그리고 G1(520)의 출력은 결합되어 NAND트리(550)에 공급된다.

제8c도는 제8a도에 개시된 NAND트리(550)를 더욱 상세하게 보이고 있다. 제8c도에 보여지는 바와 같이 NAND트리(550)는 NAND게이트 I5(552), I4(554), I3(556), I2(558) 그리고 I1(560)를 구비한다. NAND게이트 I5(552)는 제8a도에 보여지는 16개의 최소화 엘리먼트들(510)로부터의 모든 MSB("비트 5"라고도 함)를 수신한다. NAND게이트 I4(554)는 마찬가지로 16개의 최소화 엘리먼트들(510)로부터의 비트4를 수신한다. NAND게이트 I3(556)는 비트 3을 수신하고 NAND게이트 I2(558)는 비트 2를 수신하고 그리고 NAND게이트 I1(560)은 LSB 비트 1을 수신한다. NAND게이트(552,554,556,558 그리고 560)의 출력들은 결합되어 피드백신호 FB로서 출력된다. NAND게이트 I5(552)의 출력은 피드백신호 FB의 MSB를 나타내고 NAND게이트 I1(560)의 출력은 LSB를 나타낸다.

미니멈 비교기(500)의 동작은 제8a,8b도 그리고 8c도를 참조하여 기술될 것이다. 각 게이트는 균일한 전파지연시간을 가져야 한다. 따라서, 다음의 시간참조기호 tn은 게이트 전파지연에 의한 초래되는 시간의 증가를 의미한다. 입력 IN의 MSB는 비트 5로 지칭되고 LSB는 비트 1으로 지칭되고 그리고 그 사이의 비트들은 비트 4, 3, 그리고 2로 각각 지칭될 것이다.

두개의 최소화 엘리먼트들(510)은 입력 A 와 B를 각각 수신하고 최소화 엘리먼트 A와 최소화 엘리먼트 B로 지칭될 것이다. 입력 A는 십진수의 퍼지값 18(10010 이진수)을 갖고 입력 B는 십진수의 퍼지값 19(10011 이진수)를 갖는 것으로 가정한다. 입력 A와 B는 어떤 시간 t0에서 최소화 엘리먼트 A와 B에 동시에 인가된 것이며 기타의 최소화 엘리먼트들(510)은 각각의 디스에이블신호(DIS)에 의해 디스에이블된 것으로 가정한다. 입력 A와 B의 비트 5는 로직 "1"이다. 그 결과, 두 최소화 엘리먼트 A와 B의 인버터(522)의 출력은 시간 t1에서 "0"가 될 것이다. 결과적으로 이에 대응하는 NAND게이트 G5(512)는 시간 t2에서 "1"을 출력할 것이다. 이들 두개의 출력은 제8c도에 보여지는 NAND게이트 I5(552)에 인가되고 NAND게이트 I5(552)는 표 1에 보여지는 바와 같이 시간 t3에서 FB신호의 MSB로서 "0"을 출력할 것이다.

FB신호의 비트 5와 IN신호의 비트 5(입력 A와 B에 있어서 로직 "1")는 두 최소화 엘리먼트 A와 B의 NAND게이트 G6(532)에 인가되고 NAND게이트 G6(532)를 시간 t4에서 "1"을 출력하도록 한다. NAND게이트 G3(516)모두는 t8에서 비트 3(입력A와 B에서 로직 "0")를 출력한다. NAND게이트들 G6(532)의 출력은 두 최소화 엘리먼트 A와 B의 NAND게이트들 G4(514)를 엔에이블시키고, 시간 t5에서 대응되는 입력신호 IN의 비트 4(입력 A와 B에 있어서 로직 "0")를 출력한다. NAND게이트 G4(514)의 출력은 제8c도의 NAND게이트 I4(554)에 입력되고 NAND게이트 I4(554)는 표 1에 보이는 바와 같이 FB신호의 비트 4로서 시간 t6에서 "1"을 출력한다.

제8b도에 보이는 바와 같이, FB신호의 비트 4와 IN신호의 비트 4는 두 최소화 엘리먼트들 A와 B의 NAND게이트들 G7(534)에 인가되어 시간 t7에서 NAND게이트들 G7이 "1"을 출력하도록 한다. 따라서 두 최소화 엘리먼트 A와 B의 NAND게이트들 G3(516)을 엔에이블시키게 된다. NAND게이트들 G3(516)의 출력은 제8c도의 NAND게이트 I3(556)에 입력되고 NAND게이트 I3(556)는 표 1에 보여지는 바와 같이 시간 t9에서 "1"을 FB신호의 비트 3로서 출력한다.

제8b도에 보이는 바와 같이, FB신호의 비트 3와 IN신호의 비트 3은 두 최소화 엘리먼트들 A와 B의 NAND게이트들 G8(536)에 인가되어 시간 t10에서 NAND게이트들 G8이 "1"을 출력하도록 한다. 따라서 두 최소화 엘리먼트 A와 B의 NAND게이트 G(518)를 엔에이블시키게 된다. NAND게이트들 G2(518)모두는 시간 t11에서 두 비트 2(입력 A와 B에서 로직 "I")를 출력한다. NAND 게이트들 G2(518)의 출력은 제8c도의 NAND게이트 I2(558)에 입력되고 NAND게이트 I2(558)는 표 1에 보여지는 바와 같이 시간 t12에서 "0"을 FB신호의 비트 2로서 출력한다.

제8b도에 보이는 바와 같이, FB신호의 비트 2와 IN신호의 비트 2은 두 미니멈 엘리먼트들 A와 B의 NAND게이트들 G8(536)에 인가되어 시간 t13에서 NAND게이트들 G8(536)이 "1"을 출력하도록 한다. 따라서 두 최소화 엘리먼트 A와 B의 NAND게이트 G1(520)를 엔에이블시키게 된다. NAND게이트들 G1(520)의 모두는 비트 1(입력 A에서는 로직 "0"를 입력하고 B에서는 로직 "1")를 시간 t14에서 출력한다. NAND게이트들 G1(520)의 출력은 제8c도의 NAND게이트 I1(560)에 입력되고 NAND게이트 I1(560)는 표 1에 보여지는 바와 같이 시간 t15에서 "1"을 FB신호의 비트 2로서 출력한다.

그러므로 시간 t15에서 최소화 엘리먼트 A와 B는 NAND트리(550)에서의 비동기적인 동작은 완료되고, 미니멈 비교기(500)는 "안정된" 것으로 간주된다. NAND트리(550)에서의 출력 FB는 최소값의 역수(1의 보수) 즉, FB=01101을 갖는다. 출력신호 FB는 FB신호를 역수로 하고(1의 보수) 최소신호 MIN을 출력하는 인버터(580)에 공급된다. 여기서 MIN=10010이다.

결과적으로, 미니멈 비교기(500)는 입력 A(10010)과 입력 B(10011) 사이의 최소값이 MIN=10010이 되도록 결정한다. 최소값을 결정하기 위한 최대시간간격은 입력들 사이의 차이가 LSB인 비트 1에서 단지 발생할 때이다. 그러나 입력들은 병렬로 처리되므로 최소값을 결정하기 위한 시간간격은 두개 이상의 입력이 처리된다면 영향을 받지는 않는다. 오히려 최소값을 결정하는 시간간격은 전파지연에 종속하기 때문에 작은 전파지연을 갖는 반도체 소자를 사용하는 것은 총 16개의 입력일때 30-40 나노세크(nanosec)내에서 최소값 결정을 가능하게 한다. 그러므로 최소값은 입력의 갯수에 관계없이 빠르게 결정될 수 있다.

최소값 결정시간 간격은 상위비트가 다르다면 하위순위의 비트들이 자동적으로 억제되므로 더욱더 작게된다. 하기의 예는 최소값 결정을 위한 시간간격이 어떻게 감소될 수 있는가를 보인다.

최소화 엘리먼트들(510)의 2개가 최소화 엘리먼트 C와 최소화 엘리먼트 D로서 각각 입력 C와 D를 수신한다고 가정한다. 입력 C는 이진수 11010의 퍼지값을 갖고 입력 D는 이진수 10000의 퍼지값을 갖는다. 미니멈 비교기(500)의 응답은 시간 t5까지는 상기의 입력 A와 B에 대한 응답시의 경우와 같다. 여기서 NAND게이트들 G4(514)는 엔에이블되고 각각의 신호들 IN의 비트 4(C에서는 로직 "1", D에서는 로직 "0"가)가 제8c도의 NAND게이트 I4(554)에 출력된다. 신호 C와 D의 비트 4는 서로 다르므로 NAND게이트 I4(554)는 시간 t6에서 FB신호의 비트 4로서 "1"을 출력한다.

시간 t6에서, FB신호의 비트 4와 IN신호의 비트 4가 두 최소화 엘리먼트들 C와 D의 NAND게이트들 G7(534)에 인가된다. FB신호의 비트 4는 "1"이고, 마찬가지로 입력신호 C(IN)의 비트 4도 "1"이다. 결과적으로 최소화 엘리먼트 C의 NAND게이트들 G7(534)는 시간 t7에서 "0"을 출력하여 NAND게이트들 G3, G2 그리고 G1(516,518 그리고 520)을 디스에이블시켜 시간 t8에서 "1"을 출력하도록 한다.

같은 시간 t6에서 입력신호 D(IN)의 비트 2,3 그리고 4는 모두 "0"이다. 그 결과, NAND게이트들 G7, G8 그리고 G9(532,534 그리고 536)은 시간 t7에서 "1"을 출력하게 된다. 그 결과, 최소화 엘리먼트 D의 NAND게이트들 G3, G2 그리고 G1(516, 518 그리고 520)은 인버트된 IN신호로부터의 "1"과 대응되는 NAND게이트들로부터의 "1"이 입력되고, 최소화 엘리먼트 D의 NAND게이트들 G3, G2 그리고 G1(516, 518 그리고 520)은 시간 t8에서 "0"을 출력한다.

그러므로 시간 t8에서, 제8c도에 보여지는 바와 같이 NAND게이트 I3(556), I2(558) 그리고 I1(560)은 제8b도에 보여지는 최소화 엘리먼트 C와 D의 NAND게이트로부터 각각의 입력을 수신한다. 최소화 엘리먼트 C의 NAND게이트에서의 출력들은 "1"이고 최소화 엘리먼트 D에서의 출력들은 "0"이다. 따라서 NAND게이트 I3(556), I2(558) 그리고 I1(560)은 각각 시간 t9에서 FB신호의 각각의 비트들로서 "1"을 출력한다. 그 결과 FB신호는 FB=01111이 된다. 제8a도에 보여지는 바와 같이 FB신호가 인버터(580)를 거치면, 미니멈신호 MIN은 MIN=10000이 되고 이 값은 입력 D의 값이다. 표 2는 입력 C와 D사이의 최소치를 찾는 과정을 요약하고 있다.

그 결과, 입력 C와 D사이의 최소값은 시간 t9에서 찾아진다. t9는 최소화 엘리먼트(510)와 NAND트리(550)에서 9개의 전파지연만큼의 시간간격을 나타낸다. 결과적으로 미니멈 비교기(500)의 안정화 시간은 최대 t15이고 이것은 입력조건의 차이에 따라 감소될 수 있다.

본 발명에 의한 미니멈 비교기(500)는 피드백 능력을 갖는 신경회로망의 형태로도 구현될 수 있음을 인식하여야 한다. 더우기, 삼층의 신경회로망이 채용될 수 있다. 여기서 첫번째 신경층은 NAND게이트 G5(512), G4(514), G3(516), G2(518) 그리고 G1(520)과 대응되는 인버터들(522,524,526,528 그리고 530)의 기능을 포함한다. 두번째 신경층은 제8c도에 보여지는 NAND트리(550)의 기능을 포함할 것이다. 세번째 신경층은 NAND게이트 G6(532), G7(534), G8(536) 그리고 G9(538)의 기능을 포함할 것이다. 이러한 변형에 따라 출력신호 FB는 상기의 중간층으로부터 출력되고, 세번째층은 입력을 엔에이블시키거나 금지시키도록 첫번째층으로 피드백되는 것을 알 수 있을 것이다.

미니멈 비교기(500)의 다중 피드포워드 회로망은 가격을 최소화하기 위한 가장 간단한 회로를 이용하여 가장 빠르게 최소/최대값을 결정하기 위한 목적으로 디자인되었다.

본 발명에 따른 다중 피드포워드 회로망은 처리될 각각의 규칙의 최소 혹은 최대규칙조건을 결정하기 위하여 특별히 제공된다. 다중 피드포워드 회로망은 주어진 규칙의 복수의 선택된 퍼지화된 입력을 병렬로 처리할 수 있다. 더우기 다중 피드포워드 회로망은 외부 클럭이 필요없이 비동기적으로 동작한다. 따라서, 규칙은 네트워크의 각 사이클 동안 처리될 수 있으므로, 본 발명은 초당 삼천만개의 대단히 빠른 규칙처리를 가능하게 한다. 더우기, 이러한 회로망은 반도체 칩상에서 최소의 실리콘을 사용하는 간단한 로직 엘리먼트들을 이용하여 디자인되었으므로 반도체 칩 제작시 저각격으로 된다.

제9도는 제3도의 맥시멈 비교기(900)를 제시하고 있다. MIN RULE TERM신호는 미니멈 비교기(500)의 출력으로서 주어진 처리된 규칙중에서 최소규칙조건이다. 처리된 규칙은 제어회로(900)에서 입력되는 RULE신호에 의해 확인된다. MIN RULE TERM신호는 맥시멈 비교기회로(620)에 입력되고, 지연플립-플롭(640)에서의 미리 기억된 Max-of-Min신호와 비교된다. MIN RULE TERM이 Max-of-Min신호보다 크다면, 백시멈 비교기회로(620)는 스트로브신호(Stb)를 출력한다. 스트로브신호가 수신되면 지연플립-플롭(640)은 MIN RULE TERM신호를 새로운 Max-of Min으로서 갱신한다. 또한, 새로운 Max-of-Min에 대응하는 RULE신호가 지연플립-플롭(660)에 저장된다. 주어진 출력에 대한 모든 규칙들이 처리된 후, 지연플립-플롭(660)은 출력레지스터(800)에 퍼지입력 데이타에 대한 최적의 출력을 갖는 규칙을 나타내는 Max Rule 신호를 출력한다.

제10도는 제3도의 출력레지스터(800)의 블럭도를 제시하고 있다. 맥시멈 비교기(600)로부터의 MAX RULE신호는 현재의 출력신호에 더해지는 오프세트를 제공하는 액션값 신호(ACTION)를 액세스하기 위해 규칙메모리(700)에 공급된다. ACTION신호는 덧셈기(820)에 입력되고 PREVIOUS ACTION신호에 더해져서 NEXT ACTION신호를 얻는다. NEXT ACTION신호는 적절한 출력을 위해 NEXT ACTION신호를 래치하고 있는 누산기(840)로 출력된다. 누산기(840)의 출력은 궤환되고, 다음 출력의 변경을 위해 셀렉터(860)에 의해 SELECT신호에 따라 선택된다.

누산기(840)가 8개의 출력들 전부에 대한 NEXT ACTION신호를 래치한 후 8개의 출력들은 시분할 멀티플렉서 880에 의해 시분할 다중된다. 결과로서 생기는 8비트의 TDM신호는 예를들면 TDM신호를 디멀티플렉싱 할 수 있는 8개의 출력장치들로 출력된다. 시분할 멀티플렉서 880에서의 8비트 TDM신호는 제3도에 보여지는 바와 같이 루프백 입력신호로서 퍼지화기 입력셀렉터(100)로 궤환될 수도 있다.

ACTION CLOCK. SELECT 그리고 TDM CLK신호들은 제어회로(900)에 의해 공급되고, 이 분야에 익숙한 자는 시분할 멀티플렉서(880)에서의 시분할 다중된 출력신호를 얻기 위해 출력레지스터(800)에 이들 신호들을 적용하는 것을 이해할 것이다.

본 발명의 퍼지마이크로콘트롤러는 VLSI 칩으로 구현될 수 있고 독립적인(stand-alone) 마스터제어모드로 사용되거나 마이크로프로세서 구현을 대치할 수도 있다. 예를들면 제12도는 마스터모드에서의 퍼지마이크로콘트롤러(50)의 적용을 나타내고 있다. EEPROM(52)와 같은 프로그래머블 메모리는 퍼지파라메터데이타와 규칙 데이타와 같은 모든 필요한 구성 데이타를 저장할 것이다. 예시적인 EEPROM은 National Semiconductor사(Sunnyvale, California)의 F93CSXX시리즈가 있다. 마스터모드는 퍼지마이크로콘트롤러(50)의 M/_S단자를 +5V로 세팅하고 RST단자의 세팅을 초기화시킴에 의해 설정된다. 퍼지마이크로콘트롤러(50)는 CS단자에서 칩 셀렉트신호, DO단자에서 시리얼 어드레스 데이타 그리고 CK단자에서 클럭신호를 출력하고, DI단자를 통하여 시리얼 데이타를 수신한다. 퍼지마이크로콘트롤러(50)와 EEPROM(52) 사이의 프로토콜(통신규약)은 예를들면 여기서 기준으로서 반영된 National Semiconductor사의 93C56시리즈 소자의 요구사양일 것이다.

마스터모드에서의 이러한 적용은 가정용 가전제품이나 가열시스템과 같은 비교적 값싼 장치에서 유용할 것이다.

마이크로프로세서가 사용되고 있는 좀더 복잡한 적용에 있어서, 본 발명의 마이크로콘트롤러는 제13도에 보이는 바와 같이 구성 데이타를 다운로딩할 목적으로 슬레이브모드에서 적용될 수 있을 것이다. 퍼지마이크로콘트롤러950)의 슬레이브모드는 M/S단자를 0볼트로 접지하므로서 세팅된다. 그 결과 CS단자와 CK단자는 마이크로프로세서(54)에 의해 외부에서 공급되는 신호들에 반응한다. 마찬가지로 마이크로프로세서는 독출/기록(R/_W) 신호를 메모리(58)에도 공급한다. 따라서, 본 발명은 마이크로프로세서에 기초하는 시스템과 호환성이 있고, 필요에 따라 마이크로프로세서(54)에 의해 리세트될 수 있다.

본 발명의 퍼지마이크로콘트롤러는 퍼지로직을 사용하여 초당 삼천만개의 규칙을 고속으로 처리할 수 있는 효율적인 제어를 제공할 수 있다. 또한 퍼지마이크로콘트롤러는 시분할 다중에 의해 입력과 출력데이타를 압축하는 효율적인 방법을 제공한다. 더우기, 퍼지마이크로콘트롤러는 멤버쉽 함수의 형태를 결정할 필요가 없으므로 적용하기 쉬운 퍼지화 장치 및 방법을 제공한다. 더우기, 퍼지마이크로콘트롤러는 최소량의 회로를 사용하여 비동기적으로 최소규칙조건을 결정하는 다중 피드포워드 회로망을 제공하며, 집적회로의 크기를 최소화하고 가격을 절감한다. 마지막으로, 퍼지마이크로콘트롤러는 퍼지화된 입력에 대응하는 출력으로서 규칙집합중의 최적의 규칙을 결정하는 새로운 방법을 제시한다.

본 발명의 퍼지마이크로콘트롤러의 동작은 진공청소기를 제어하는 퍼지마이크로콘트롤러의 적용을 보이는 제11a-c도를 참조하여 보다 명확해질 것이다. 특히, 제11a-c도는 X축(예를들면, 압력, 먼지와 직물)과 입력데이타를 계층화하는 복수의 퍼지화기에 따른 퍼지마이크로콘트롤러의 입력을 보인다.

제11a도에 보이는 바와 같이, 진공압력 입력은 매우 낮다. 낮다, 적당하다, 높다 혹은 매우 높다의 다섯개의 퍼지집합들 중의 하나 혹은 그 이상일 것이다. 마찬가지로, 먼지와 직물의 입력(대응되는 센서들에 의해 측정되는)도 제11b도와 제11c도에 보이는 바와 같이 그들 각자의 퍼지집합을 갖는다.

진공청소기는 VACUUM CONTROL, BEATER HEIGHT 그리고 BEATER SPEED의 3개의 제어출력을 갖는 것으로 가정한다. 각각의 출력은 압력(P), 먼저(D) 그리고 직물(T)과 같은 입력에 따라 적용될 복수개의 결부된 다수의 규칙들을 가질 것이다. VACUUM CONTROL, BEATER HEIGHT 그리고 BEATER SPEED에 대한 예시적인 규칙들이 표 3,4 그리고 5에 각각 보여진다.

퍼지마이크로콘트롤러는 압력, 먼지 그리고 직물 입력들을 크리스프입력으로서 입력하고 제11a-11c도에 보여지는 멤버쉽 함수에 따라 데이타를 퍼지화한다. 다음 퍼지마이크로콘트롤러는 각 규칙에서의 최소규칙조건을 결정하고, 각 출력에 대한 최소규칙조건 중에서 상대적으로 최대인 값을 결정한다. 예를들면, 압력, 먼지 그리고 직물의 입력값이 각각 "8", "40" 그리고 "5"이라면, 미니멈 비교기(500)와 맥시멈 비교기(600)는 표 6에 보여지는 바와 같이 VACUUM CONTROL 출력에 대해 다음 결과를 제공할 것이다.

표 6에 보여지는 규칙 1에 있어서, 먼지, 직물 그리고 압력의 입력들은 각각 높다, 거칠다, 그리고 낮다 멤버쉽 함수 폭내에 있지 않다. 그 결과 이들 퍼지집합에 대응하는 멤버쉽 함수(u)(표 6에서 M으로 표시)는 0으로 된다. 그러나 이들 입력들은 표 6의 규칙 3에 보이는 바와 같이 약간 낮다. 부드럽다 그리고 높다에 대한 멤버쉽 함수 폭내에 위치하게 된다. 규칙 3의 최소규칙조건은 "26"이고, 그것이 최소치의 상대적인 최대치이므로, 규칙 3이 출력에 대한 최적의 출력으로서 선택된다.

본 발명에 따르면, 크리스프입력을 퍼지화하는 방법은 크리스프입력과 각각의 멤버쉽 함수의 중심 사이의 거리를 결정함에 의하여 IC칩상에 쉽게 구현될 수 있다. 거리가 멤버쉽 함수의 폭보다 적다면, 거리값은 알파커트 또는 퍼지집합에 대한 크리스프입력의 멤버쉽값을 결정하기 위하여 보수화된다. 퍼지집합에 대한 멤버쉽 함수의 형태가 결정될 필요가 없으므로 본 발명의 퍼지화 방법은 쉽게 구현될 수 있어서, 디자인 개발과 회로구현에 있어서 상당한 가격을 절감시킬 수 있다.

본 발명의 퍼지화기는 입력제어프로세서, 퍼지화 인터페이스, 프로그래머블 규칙베이스, 프로그래머블 또는 달리 변화될 수 있는 의사결정로직, 비퍼지화 인터페이스, 구성될 수 있는 피드백 경로, 출력제어프로세서 또는 주변의 전/후 처리회로를 포함한다.

제시된 실시예의 멤버쉽 함수가 이등변 삼각형을 닮은 단일한 1대1의 경사도를 갖고 있지만, 이 퍼지로직 분야에 익숙한 자는 부등변 삼각형과 같은 다른 멤버쉽 함수의 형태가 다른 중심과 폭을 갖는 두개의 퍼지집합을 곱해서 얻어질 수 있음을 주지하여야 한다. 여기서 제5c도와 제5d도에 보이는 바와 같이 하나의 퍼지집합은 TRUE의 극성을 갖고 다른 집합은 반대 혹은 INVERSE의 극성을 갖는다.

입력신호를 퍼지집합에 맵핑하기 위하여 확장하고, 출력신호를 시분할 다중에 의해 압축시키는 방법은 대응되는 복수의 입력들에 기초하는 복수의 출력의 퍼지제어를 가능하게 하여, 더 효율적인 제어시스템을 제공한다. 본 발명의 퍼지마이크로콘트롤러는 디지탈적으로 시분할 다중된 입력과 출력신호에 한정되는 것은 아니라는 것을 주지하여야 한다. 더우기, 본 발명은 단일 혹은 복수의 입력들, 비트 시리얼 혹은 패러렐로 형성된 입력 데이타, 다중되거나 비다중된 입력들, 선택된 퍼지화 회로에 입력들을 접속시키기 위한 어떠한 수단들, 어떤 비트수의 해상도를 갖는 디지탈 입력들, 아날로그 혹은 디지탈 입력들 혹은 이들이 혼합된 것들을 포함하기 위하여 변형될 수 있다.

더우기 본 발명의 퍼지마이크로콘트롤러는 제14도에 보이는 바와 같이 많은 수의 입력, 출력 혹은 양쪽을 처리할 수 있는 보다 큰 능력을 제공하기 위하여 캐스캐이드된 배열로 된 복수의 퍼지마이크로콘트롤러를 제어하는 기술을 인식하고 있는 것이다.

퍼지로직에 숙련된 사람들은 출력에 대해 프로그램된 규칙베이스가 어떤 수의 규칙도, 규칙에 있어서 어떤 수의 조건도, 문장을 결합시키는 연산자로서 어떠한 모든 논리기능을 사용하는 것도, 단일의 칩이거나 외부 규칙저장장치로서 영구적 혹은 일시적인 규칙메모리를 포함할 수 있으나, 이에 제한되지 않는다는 것을 인지하여야 한다.

마지막으로 퍼지로직에 숙련된 자는 "비퍼지화"로 알려진 최적의 출력을 결정하는 방법이 맥시멈 방법의 평균(Mean)에 의한 비퍼지화, 최대치방법, 면적중심 혹은 중력중심 방법 혹은 기타의 동등한 방법을 포함하고 있으나, 이에 국한되지 않음을 인지하여야 한다.

효율적인 것으로서 뿐만 아니라, 이 분야에 숙련된 자는 본 발명의 다중 피드포워드 회로망이 입력가중치와 임계치를 갖고 적절히 배열된 뉴런의 신경회로망으로 대치될 수 있음을 주지하여야 한다.

본 발명은 가장 실용적이고 바람직한 실시예로 생각되는 것과 관계되어 기술되어졌지만, 본 발명이 개시된 실시예에 한정되는 것은 아니고 반대로 첨부되는 클레임의 범위와 정신에 포함되는 다양한 변화와 동등한 구성을 포괄하고 있는 것을 알 수 있을 것이다.

Claims

적어도 하나의 크리스프 입력신호에 반응하는 장치를 제어하기 위한 퍼지로직마이크로콘트롤러에 있어서, 상기의 크리스프 입력신호를 미리 결정된 폭과 중심을 갖는 멤버쉽 함수를 갖는 두개 혹은 그 이상의 퍼지집합에 매핑하기 위한 수단과; 상기의 멤버쉽 함수들의 상기 중심에서의 상기 크리스프입력의 거리를 결정하는 수단과; 상기의 거리를 대응되는 상기의 멤버쉽 함수의 상기 폭에 대해 선정적으로 보수화하고, 상기의 보수화된 거리를 퍼지화된 입력신호로서 출력하는 보수화수단을 포함하여, 퍼지화된 입력신호를 얻기 위하여 상기 크리스프입력을 퍼지화하는 퍼지화수단과; 규칙조건들을 갖는 복수의 미리 결정된 규칙을 저장하는 메모리수단과; 상기의 퍼지화된 입력신호들과 상기 미리 결정된 규칙들중에서 선택된 규칙, 즉 제어출력에 대응하는 규칙그룹중의 부분인 선택된 규칙에 따라 최소규칙조건을 결정하는 수단과; 상기의 규칙그룹의 상기 최소규칙조건들 사이에서 최대규칙조건을 결정하는 수단과; 상기 최대규칙조건에 대한 최적의 규칙을 실행하는 즉, 상기의 제어출력으로서 하나의 신호를 상기의 장치에 출력하는 것을 실행하는 수단을 포함하는 퍼지로직마이크로콘트롤러.
퍼지로직마이크로콘트롤러에서 크리스프 입력신호를 퍼지화하는 방법에 있어서, 미리 결정된 폭, 즉 최소 멤버쉽값을 나타내는 폭과 중심위치, 즉 최대 멤버쉽값을 나타내는 중심위치를 갖는 퍼지집합을 규정하고, 상기의 폭과 상기의 중심위치를 메모리에 저장하는 과정과; 상기의 크리스프 입력신호와 상기의 중심위치를 감산기에 입력한 과정과; 상기의 감산기에서의 상기의 크리스프 입력신호의 상기 퍼지집합의 중심위치로부터의 거리를 나타내는 거리신호를 출력하는 과정과; 상기의 거리신호를 상기의 메모리에 저장된 상기의 폭과 비교하여 그 결과를 출력하는 과정과; 상기 비교결과에 응답하여 유사성신호를 출력하는 과정을 포함하고 있으며, 상기 유사성신호 출력과정은 상기 퍼지집합의 상기 폭에 대하여 상기 거리신호가 상기 중심위치로부터의 상기 크리스프 입력신호의 최소거리를 나타낼 때 상기 유사성신호가 최대로 되고, 상기 거리신호가 상기 중심위치로부터의 상기 크리스프 입력신호의 최대거리를 나타낼 때 상기 유사성신호가 최소가 되도록 선형적으로 보수화하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 상기 장치는 복수의 시분할 다중된 크리스프 입력신호들에 응답하여 제어되는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제2항에 있어서, 상기 맵핑수단은 상기의 시분할 다중된 크리스프 입력신호들을 디멀티플렉싱하는 수단과 상기의 더멀티플렉스된 크리스프 입력신호들 중의 하나를 어드레스신호에 응답하여 선택하는 수단과; 상기의 퍼지집합들에 대응하는 복수의 퍼지화 레지스터들과; 상기의 선택된 신호를 상기의 퍼지화 레지스터들 중의 하나에 맵핑하는 맵핑회로를 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제4항에 있어서, 상기의 퍼지화 레지스터들 중의 하나는 각각 상기의 대응하는 멤버쉽 함수의 상기의 미리 결정된 폭과 중심, 상기의 맴핑된 신호 그리고 상기의 맵핑된 신호에 대응하는 상기 어드레스신호의 값을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 상기의 보수화하는 수단은 상기의 상기 크리스프입력의 상기 거리와 상기 멤버쉽 함수의 상기 대응하는 폭에 반응하여, 상기 거리가 상기 멥버쉽 함수의 상기 폭보다 큰가를 나타내는 비교 결과를 출력하는 비교기와; 상기의 거리에 대응하는 상기 퍼지화된 입력신호, 상기 비교결과 그리고 상기 멤버쉽 함수의 극성을 나타내는 극성신호를 출력하는 수단을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제6항에 있어서, 상기 비교결과는 상기 거리가 상기 멤버쉽 함수의 상기 폭보다 큰 것을 나타내고 상기 극성신호는 상기 멤버쉽 함수가 참의 극성을 갖는 것을 나타낼 때, 또는 상기 비교결과는 상기 거리가 상기 멤버쉽 함수의 상기 폭보다 작은 것을 나타내고 상기 극성신호는 상기 멤버쉽 함수가 역의 극성을 갖는 것을 나타낼 때, 상기 출력하는 수단은 0의 값을 출력하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 최소규칙조건을 결정하는 상기 수단은 다중 피드포워드 회로망을 포함하며 상기 다중 피드포워드 회로망은 상기 퍼지집합들에 대응하여 상기 규칙들 중에서 상기 선택된 규칙에 따라서 대응되는 퍼지화된 입력신호들과 피드백신호를 입력하고, 최소출력신호, 즉 상기 입력신호의 대응하는 유효비트가 상기 입력신호의 대응되는 값보다 작은 값을 가지는 상기 피드백신호의 대응되는 유효비트와 다를 때 디스에이블된 하위비트들을 가지는 최소출력신호를 출력하는 복수의 최소화 엘리먼트들과; 상기 각각의 최소화 엘리먼트들의 상기 최소출력신호들의 대응하는 유효비트들을 연속적으로 비교하고 상기 다중 피드포워드 회로망이 안정한 상태일 때, 상기 비교결과에 응답하여 상기 선택된 규칙중의 최소규칙조건을 나타내는 상기 피드백신호를 출력하는 수단을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제8항에 있어서, 상기 최소화 엘리먼트들의 각각은 상기 대응되는 퍼지화된 입력신호와 상기 피드백신호의 대응되는 유효비트들을 비교하여 상기 퍼지화된 입력신호의 대응하는 유효비트가 상기 피드백신호의 대응하는 비트와 다를 때 상기 하위순위의 비트들을 디스에이블하는 신호를 발생하는 제1회로망층과; 상기 대응하는 퍼지화된 입력신호의 상기 비교된 비트들을 상기 디스에이블신호와 상기 선택된 규칙에 따라 공급되는 규칙에 입각한 디스에이블신호에 따른 상기 최소출력신호로서 출력하고, 상기 안정화상태에서 상기 디스에이블신호를 수신하지 않으면 퍼지화된 입력신호를 출력하는 출력회로망층을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제9항에 있어서, 상기 연속적으로 비교하는 수단은 상기 최소화 엘리먼트의 상기 최소 출력신호들의 각 유효비트들에 대응하고, 상기 피드백신호의 대응하는 유효비트를 출력하여 상기 최소출력신호들의 상기 각각의 유효비트들의 값에 있어서의 차를 결정하는 복수개의 NAND게이트들을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제8항에 있어서, 상기 연속적으로 비교하는 수단은 상기 최소화 엘리먼트의 상기 최소 출력신호들의 각 유효비트들에 대응하고, 상기 피드백신호의 대응하는 유효비트를 출력하여 상기 최소 출력신호들의 상기 각각의 유효비트들의 값에 있어서의 차를 결정하는 복수의 NAND게이트들을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 상기 실행수단은 상기 최적규칙에 따라, 상기 제어출력신호를 얻기 위하여 이전의 제어출력신호에 오프세트를 더하는 수단을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 상기 장치는 복수의 시분할 다중된 제어출력신호들에 의해 제어되는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제13항에 있어서, 상기 실행수단은 선택신호에 응답하여 복수의 이전의 제어출력신호들 중에서 갱신될 하나의 신호를 선택하는 수단과; 상기의 최적규칙에 따라 오프세트를 상기 이전의 제어출력신호들 중에서 선택된 하나의 신호에 더하여 다음 액션신호를 출력하는 수단과; 상기 액션클럭신호에 응답하여 상기 복수의 이전 제어출력신호들을 상기 다음 액션신호로 갱신하는 수단과; TDM클럭신호에 응답하여 상기 갱신수단으로부터의 상기 갱신된 제어출력신호들을 멀티플렉싱하고, 상기의 시분할 다중된 제어신호들을 출력하는 수단을 포함하는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 상기 퍼지마이크로콘트롤러는 외부 메모리와 더불어 마스터모드에서 동작되는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
제1항에 있어서, 상기 퍼지마이크로콘트롤러는 마이크로프로세서와 더불어 슬레이브모드에서 동작되는 것을 특징으로 하는 퍼지로직마이크로콘트롤러.
크리스프 입력신호를 퍼지화하는 방법에 있어서, 어떤 퍼지집합을 미리 결정된 중심위치 즉, 최대 멤버쉽값을 나타내는 중심위치와, 폭 즉 최소 멤버쉽값을 갖는 폭을 갖는 참과 역극성의 퍼지집합으로 규정하는 과정과; 상기의 크리스프 입력신호와 상기 중심위치를 감산기에 입력하는 과정과; 상기 감산기에서의 상기 퍼지집합의 상기 중심위치에서의 상기 크리스프 입력신호의 거리를 나타내는 거리신호를 출력하는 과정과; 상기 퍼지집합의 상기 거리신호, 상기 폭, 극성을 나타내는 극성신호에 응답하여, 유사성신호를 출력하며, 상기 퍼지집합의 상기 폭에 대해서 상기 거리신호를 선형적으로 보수화하는 과정을 포함하며, 상기 거리신호가 상기 크리스프 입력신호의 상기 중심위치에서의 최소거리를 나타내고 상기 크리스프 입력신호가 상기 멤버쉽 함수의 상기 폭을 넘는 것을 나타내고, 상기 극성신호가 참 일때, 상기 유사성 신호가 최대값을 나타내고, 상기 거리 신호와 상기 미리 결정된 폭이 상기 극성신호가 참일 때, 상기 유사성신호가 최소값을 나타내고, 상기 거리신호와 상기 미리 결정된 폭이 상기 크리스프 입력신호가 상기 멤버쉽 함수의 상기 폭을 넘는 것을 나타내고, 상기 극성신호가 역일 때, 상기 유사성 신호가 최대값을 나타내고, 상기 거리신호가 상기 크리스프 입력신호의 상기 중심위치에서의 최소거리를 나타내고, 상기 극성신호가 역일 때, 상기 유사성 신호가 최소값을 나타내도록 하는 것을 특징으로 하는 퍼지화 방법.
복수의 입력신호들 중에서 최적의 조건을 결정하는 다중 피드포워드 회로망에 있어서, 상기의 입력신호들에 각각 대응하여 각각에 대응하는 입력신호들과 피드백신호를 수신하고, 상기 입력신호의 대응하는 유효비트가 상기 입력신호의 대응값보다 작은 값을 가짐을 나타내는 피드백신호의 대응하는 유효비트와 다를때 하위비트들을 디스에이블하는 최소출력신호를 출력하는 복수의 최소화 엘리먼트들과; 상기의 각각의 최소화 엘리먼트들의 상기 최소출력신호들의 대응하는 유효비트들을 연속적으로 비교하고, 상기 다중 피드포워드 회로망이 안정상태일 때, 상기 비교결과에 응답하여 상기의 선택된 규칙의 상기 최적조건을 나타내는 상기 피드백신호를 출력하는 수단을 포함하는 것을 특징으로 하는 다중 피드포워드 회로망.
제18항에 있어서, 상기 최소화 엘리먼트들의 각각은 상기 대응되는 입력신호와 상기 피드백신호의 대응되는 유효비트들을 비교하여, 상기 입력신호의 대응하는 유효비트가 상기 피드백신호의 대응하는 비트와 다를 때 상기 하위비트들을 디스에이블하는 신호를 출력하는 제1회로망층과; 상기 대응하는 입력신호의 상기 비교된 비트들을 상기 디스에이블신호에 따라 상기 최소출력신호로서 출력하고, 상기 안정화 상태에서 상기 디스에이블신호를 수신하지 않으면 상기 입력신호를 출력하는 출력회로망층을 포함하는 것을 특징으로 하는 다중 피드포워드 회로망.
제19항에 있어서, 상기 연속비교수단은 상기 최소화 엘리먼트와 상기 최소 출력신호들의 각 유효비트들에 대응하는 복수의 NAND게이트들을 포함하고 있으며, 상기 NAND게이트들의 각각은 상기 피드백신호의 대응하는 유효비트를 출력하고, 상기 최적 출력신호들의 상기 각 유효비트들의 값에 있어서의 차를 결정하는 것을 특징으로 하는 다중 피드포워드 회로망.
제18항에 있어서, 상기 연속비교하는 수단은 상기 최소화 엘리먼트들의 상기 최소출력신호들의 각 유효비트들에 대응하고, 상기 피드백신호의 대응하는 유효비트를 출력하며, 상기 최적출력신호들의 상기 각각의 유효비트들의 값에 있어서의 차를 결정하는 복수개의 NAND게이트들을 포함하는 것을 특징으로 하는 다중 피드포워드 회로망.
제18항에 있어서, 상기 대응하는 최소화 엘리먼트들의 상기 각 입력들의 각각을 인버팅시키는 수단을 더 포함하여 상기 최적조건이 최대값을 갖도록 하는 것을 특징으로 하는 다중 피드포워드 회로망.
제18항에 있어서, 상기 최적조건은 최소치인 것을 특징으로 하는 다중 피드포워드 회로망.
제18항에 있어서, 상기 최소화 엘리먼트들은 각각의 최소출력신호를 병렬로 출력하는 것을 특징으로 하는 다중 피드포워드 회로망.
제18항에 있어서, 상기 다중 피드포워드 회로망은 비동기적으로 동작하는 것을 특징으로 하는 다중 피드포워드 회로망.