KR950007191Y1 - 테스터 이상감지회로 - Google Patents

테스터 이상감지회로 Download PDF

Info

Publication number
KR950007191Y1
KR950007191Y1 KR92024364U KR920024364U KR950007191Y1 KR 950007191 Y1 KR950007191 Y1 KR 950007191Y1 KR 92024364 U KR92024364 U KR 92024364U KR 920024364 U KR920024364 U KR 920024364U KR 950007191 Y1 KR950007191 Y1 KR 950007191Y1
Authority
KR
South Korea
Prior art keywords
signal
tester
reset
output
unit
Prior art date
Application number
KR92024364U
Other languages
English (en)
Other versions
KR940016883U (ko
Inventor
배정환
Original Assignee
문정환
엘지일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론 주식회사 filed Critical 문정환
Priority to KR92024364U priority Critical patent/KR950007191Y1/ko
Publication of KR940016883U publication Critical patent/KR940016883U/ko
Application granted granted Critical
Publication of KR950007191Y1 publication Critical patent/KR950007191Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

테스터 이상감지회로
제1도는 종래의 테스터 구성 블럭도.
제2도는 본 고안의 테스터 이상 감지 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 테스터 2 : 테스터소자
3 : 기준소자 4 : 리세트부
5 : 불량신호 검출부 6 : 릴레이 구동부
7 : 릴레이 스위치부 8 : 테스터 이상감지부
9 : 시작신호 전송부 10 : 표시부
본 고안은 반도체소자 시험장치에 관한 것으로, 특히 반도체소자 시험중 테스터의 이상발생시에 이를 사용자에게 인식시키고 테스터 동작을 중지시켜 시험장치의 성능향상 및 반도체소자 테스트 시간을 단축하여 생산성 향상에 적당하도록 한 테스터 이상 감지 회로에 관한 것이다.
제1도는 종래의 테스터의 구성도로서 이에 도시된 바와 같이, 동작이상 유무를 테스트하고자 하는 테스트소자(2)를 테스터(1)에 연결하여 그 테스트소자(2)의 동작상태를 테스트하게 구성된 것으로, 이 종래회로의 동작 과정을 상세히 설명한다.
테스트하고자 하는 테스트소자(2)를 테스터(1)의 입/출력포트(CH1-CH4)에 접속하고 그 테스터(1)의 입력단자(I1)에 시작신호(ST)를 입력시키면, 그 테스터(1)의 입/출력포트(CH1-CHn)를 통해 테스트소자(2)에 테스트신호를 인가하여, 그 테스트소자(2)를 동작시키고, 이때 그 테스트소자(2)의 동작에 따른 테스트 결과를 입출력포트(CH1-CH4)를 통해 입력받아 인식하고, 그 인식에 따른 정상판정신호또는 불량판정신호를 핸들러나 프로브로 출력하게 된다.
이때 테스트소자(2)의 테스트 불량판정신호가 연속하여 소정횟수 이상 발생되면, 핸들러나 프로브는 이 신호를 감지하여 테스터 시행중 이상발생을 인식하여 테스터의 시작신호(ST)공급을 차단하여 테스터동작을 중지시킨다.
이와 같은 과정으로 동작하는 종래의 테스터는 반도체소자 테스터중 테스트소자의 이상이나 테스터의 자체 이상으로 인한 테스트 이상신호가 발생하면 테스터의 동작이 중작되고, 이로 인해 사용자는 원인을 찾기 위해 테스트소자 및 테스터를 일일이 체크하여야 하므로 반도체소자 테스트에 따른 시간이 많이 소요되어 생산성을 저하시키고 테스터의 성능을 저하시키는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여, 반도체 소자의 테스트시 소정횟수 이상 연속하여 불판정신호가 출력된 경우에 자동으로 기준소자를 테스트하고, 이때에 정상판정신호가 출력될 경우에는 테스터의 테스트동작을 중지시킴과 아울러 테스트 자체의 이상임을 표시하여 사용자에게 인식시킴으로써 반도체소자 테스트시 이상발생부위를 빨리 찾을 수 있어 반도체소자의 생산성을 향상하고 테스터의 성능을 향상시키게 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 테스트 이상 감지 회로도로서, 이에 도시한 바와 같이 시작신호가 입력됨에 따라 테스트소자(2)의 동작상태를 테스트하여 그에 따른 정상판정신호또는 불량판정신호를 출력하는 테스터(1)와, 상기 테스터(1)외 정상판정신호및 리세트 신호에 의해 리세트 제어를 받고 상기 테스터(1)의 불량판정신호를 카운트한 후 그 카운트 값이 불량횟수 설정값으로 되는지 논리조합되어 불량을 검출하는 제어를 받고 상기 불량신호 검출부(5)와, 상기 리세트부(4)와, 상기 리세트신호에 의해 리세트 제어를 받고 상기 불량신호 검출부(5)의 불량검출신호에 따라 릴레이 구동신호틀 출력하는 릴레이 구동부(6)와, 상기 릴레이 구동부(6)의 릴레이 구동신호 출력 여부에 따라 구동 제어를 받아 상기 테스터(1) 입/출력포트(CH1-CH4)를 기준소자(3) 또는 상기 테스트 소자(2)에 선택적으로 연결하는 릴레이 스위치부(7)와, 상기 리세트부(4)의 리세트 신호에 의해 리세트 제어를 받는 상기 릴레이 구동부(5)의 릴레이 구동신호가 출력되는 상태에서 상기 테스터(1)에서 불량판정신호가 출력되는가의 여부에 따라 테스터의 이상을 검출하는 테스터 이상 감지부(8)와, 상기 테스터 이상 감지부(8)의 테스터 이상 검출신호에 따라 시작신호가 상기 테스터(1)에 입력되는 것을 차단하는 시작신호 전송부(9)와, 상기 테스터 이상 감지부(8)의 이상 검출신호에 따라 상기 테스터(1)가 이상상태임을 표시하는 표시부(10)로 구성한다. 상기에서 불량신호 검출부(5)는 리세트부(4)의 리세트신호에 의해 리세트 제어를 받고 테스터(1)의 불량판정신호를 카운트하는 카운터(5a)의 출력신호(01-04)가 일측 입력단자에 불량횟수 설정신호를 인가받는 배타적 오아게이트(XOR1-XOR4)의 타측 입력단자에 각기 인가되게 접속하고, 상기 배타적 오아게이트(XOR1,XOR2), (XOR3,XOR4)의 출력 신호가 노아게이트(N0R1),(NOR2)를 통해 앤드게이트(AD2)의 입력단자에 입력되게 접속하여, 그 엔드게이트(AD2)에서 불량검출신호가 출력되게 구성하고, 상기 릴레이 구동부(6)는 상기 리세트부(4)의 리세트신호에 의해 리세트 제어를 받는 필립플롭(FF1)의 클럭단자(CK)에 불량신호 검출부(5)의 출력신호가 인가되게 접속하고, 그의 출력단자(Q)으로부터 인버터(I1)를 통해 릴레이 구동신호가 출력되게 구성하며, 릴레이 스위치부(7)는 릴레이 구동부(6)의 릴레이 구동신호에 의해 구동되는 릴레이 스위치(RY1-RY4)의 가동단자(a1-a4)를 테스터(1)의 입/출력포드(CH1-CH4)에 접속하고, 그 릴레이 스위치(RY1-RY4)의 일측 고정단자(b1-b4) 및 타측 고정단자(C1- C4)를 테스트소자(2) 및 기준소자(3)에 접속하여 구성한다. 또한 테스터 이상감지부(8)는 상기 플립플롭(FF1)의 출력단자(Q)를 앤드게이트(AD3)의 일측입력단자와 접속함과 아울러 리세트부(4)의 리세트신호에 의해 리세트 제어를 받는 플립플롭(FF2)의 입력단자(D)에 접속되고, 테스터(1)의 불량판정 신호(F)가 인버터(I4)를 통해 플립 플롭(FF2)의 클럭단자(CK)에 인가되게 접속하며, 그 플립플롭(FF2)의 출력단자(Q)를 상기 엔드게이트(AD3)의 타측입력단자에 접속하며, 그 앤드게이트(AD3)에서 이상 감지신호가 출력되게 구성하고, 상기 시작신호 전송부(9)는 테스터 이상 감지부(8)의 출력신호가 인버터(I3)를 통해 릴레이 스위치(RY)의 구동을 제어하고 시작신호가 테스터(1)의 입력단자(I1)에 입력되는 것을 제어하게 구성하며, 표시부(10)는 상기 테스터 이상 감지부(8)의 출력신호가 인버터(I2)를 통해 표시기(10a)의 구동을 제어하게 구성한다.
이와 같이 구성된 본 고안의 작용,효과를 상세히 설명하면 다음과 같다.
제조가 완료된 반도체소자를 테스트하고자 하여 테스트소자(2)를 연결하고, 테스트 초기시에 저전위의 리세트신호가 입력되면 리세트부(4)의 앤드게이트(AD1)에서 리세트신호인 저전위신호가 출력된다. 따라서 이때 불량신호 검출부(5)의 카운터(5a)가 리세트되어 그의 출력단자(O1-O4)가 모두 저전위로 출력되고, 릴레이 구동부(6)의 플립플롭(FF1)이 리세트되어 그외 출력단자(Q)에 저전위신호가 출력되고, 테스터 이상 감지부(8)의 플립플롭(FF2)이 리세트되어 그의 출력단자(Q)에 저전위신호가 출력된다. 따라서, 이때 릴레이 구동부(6)의 인버터(I1)에서 고전위신호가 출력되므로, 릴레이 스위치부(7)의 릴레이 스위치(RY1-RY4)가 구동되지 않아 그의 가동단자(a1-a4)가 일측 고정단자(b1-b4)에 접속된 상태를 유지하게 된다.
따라서, 이때 테스터(1)의 입/출력포트(CH1-CH4)가 그 릴레이 스위치부(7)의 릴레이 스위치(RY1-RY4)를 통해 테스트소자(2)에 연결되어 그 테스트소자(2)를 테스트할 수 있게 된다.
또한, 이때 테스터 이상 감지부(8)의 앤드게이트(AD3)에서 저전위신호가 출력되고, 이 저전위신호에 의해 표시부(10)의 인버터(I2)에서 고전위 신호가 출력되므로 표시기(11a)가 구동되지 않게 되며, 또한 상기 엔드게이트(AD3)에서 출력되는 저전위신호에 의해 인버터(I3)에서 고전위신호가 출력되므로, 릴레이 스위치(RY)가 구동되지 않아 단락된 상태를 유지하게 된다.
따라서, 이때 시작신호가 입력되면 그 시작신호는 상기 릴레이 스위치(RY)를 통해 테스터(1)의 입력단자(I1)에 입력되므로, 그 테스터(1)는 그의 입/출력포트(CH1-CH4)에 상기한 바와 같이 릴레이 스위치부(7)를 통해 연결된 테스트소자(2)를 테스트하게 된다.
그 테스터(1)에서 테스터 결과 그의 출력단자(O1)를 통해 저전위의 정상판정신호를 출력하면, 그 저전위의 정상판정신호에 의해 리세트부(4)의 앤드게이트(AD1)에서 저전위의 리세트신호가 출력되어, 상기와 같이 카운터(5a) 및 플립플롭(FF1),(FF2)을 리세트시키게 된다.
그러나, 이때 테스터(1)에서 그의 출력단자(O2)를 통해 저전위의 불량판정신호를 출력하면, 카운터(5a)에서 그 불량판정신호가 출력되는 횟수를 카운트하고, 그 카운터(5a)의 출력신호(O1-O4)는 배타적 오아게이트(XOR1-XOR4)의 타측 입력단자에 입력되어 불량횟수 설정신호와 논리조합 된다. 따라서, 이때 카운터 (5a)의 출력신호(O1-O4)가 불량횟수 설정신호와 같게 될때 배타적 오아게이트(XOR1),(XOR4)에서 모두 저전위신호가 출력되고, 일예로 불량횟수 설정신호가 "5"로 설정되어 배타적 오아게이트(XOR1),(XOR3)의 일측 입력단자에 고전위신호가 인가되고, 배타적 오아게이트(XOR2),(XOR4)의 일측 입력단자에 저전위신호가 인가되면, 카운터(5a)의 출력신호(O4-O1)가 "5"인 "0101"로 출력될 때 배타적 오아게이트(XOR1-XOR4)에서 모두 저전위신호가 출력되고, 이에 따라 노아게이트(NOR1,NOR2)에서 모두 고전위신호가 출력되므로, 엔드게이트(AD2)에서 불량검출신호인 고전위신호가 출력된다.
그러나, 상기 카운터(5a)의 출력신호(O1-O4)가 상기 불량횟수 설정신호와 같에 되기 이전에 테스터(1)에서 저전위의 정상판정신호가 출력되는 경우에는 리세트부(4)에서 저전위의 리세트신호가 출력되므로 그 카운터(5a)는 리세트되어, 상기 테스터(1)에서 저전위의 불량판정신호가 출력되는 횟수를 처음부터 다시 카운트하게 된다.
이에 따라 카운터(5a)의 출력신호(O1-O4)가 불량횟수 설정신호와 같지 않는 경우에 배타적 오아게이트 (XOR1-XOR4)중 최소한 어느 하나에서 고전위신호가 출력되어, 노아게이트(NOR1-NOR2)중 최소한 어느 하나에서 저전위 신호가 출력되므로 앤드게이트(AD2)에서 저전위신호가 출력되는 상태를 유지하겨 된다. 결국 테스터(1)에서 저전위의 불량판정신호가 불량신호 감지부(5)의 설정된 불량횟수 만큼 출력될 때 그 불량신호 감지부(5)의 엔드게이트(AD1)에서 불량검출신호인 고전위신호가 출력된다.
이와 같이 불량신호 감지부(5)에서 불량검출신호인 고전위신호가 출력될 때 릴레이 구동부(6)의 플립플롭(FF1)이 클럭동작되어 그의 출력단자(Q)에 고전위신호가 출력되고, 이 고전위신호는 인버터(I1)를 통해 저전위 신호로 반전되므로, 릴레이 스위치부(7)반전되므로, 릴레이 스위치부(7)의 릴레이 스위치(RY1∼RY4)가 구동되어 그의 가동단자(a1-a1)가 타측 고정단자(c1∼c4)에 접속되고, 이에 따라 테스터(1)의 입/출력포트(CH1-CH4)에 그 릴레이 스위치부(7)를 통해 기준소자(3)가 연결되어 그 기준소자(3)를 테스트할 수 있게 된다.
그리고, 이때 테스터 이상 감지부(8)의 플립플롭(FF )의 출력단자(Q)에 저전위신호가 출력되고 있으므로 엔드게이트(AD)에서 저전위신호가 출력되는 상태를 유지하게 된다. 이에 따라 시작신호가 입력되면 그 시작신호가 시작신호 전송부(9)와 릴레이 스위치(RY)를 통해 테스터(1)의 입력단자(I1)에 입력되고, 따라서 이때 그 테스터(1)에 기준소자(3)를 테스트하게 된다.
이와 같이 테스터(1)에서 기준소자(3)를 테스트한 결과 그의 출력단자(O1)를 통해 저전위의 정상판정신호(P)를 출력하면, 상기의 설명에서와 같이 리세트부(4)에서 저전위의 리세트신호가 출력되므로 상기 카운터 (5a) 및 플립플롭(FF1),(FF2)이 리세트되어 초기상태로 되고 이에 따라 테스터(1)에서 테스트소자(2)를 다시 테스트할 수 있게 된다.
그러나, 상기 테스터(1)에서 기준소자(3)를 테스트한 결과 그의 출력단자(O2)를 통해 저전위의 불량판정신호(F)를 출력하면, 이 저전위의 불량판정신호(F)는 인버터(I4)를 통해 고전위신호로 반전되어 플립플롭(FF2)의 클럭단자에 인가되고, 이때 플립플롭(FF1)의 출력단자(Q)에서 출력되는 고전위신호가 그 플립플롭(FF2)의 입력단자에 인가되고 있으므로 그의 출력단자(Q)에서 고전위신호가 출력되어, 앤드게이트(AD3)에서 테스터 이상 검출신호인 고전위신호가 출력된다. 따라서, 이때 그 고전위신호는 인버터(I3)에서 저전위 신호로 반전되어 릴레이 스위치(RY)를 구동시키므로 그 릴레이 스위치(RY)가 개방되어, 시작신호가 테스터(1)의 입력 단자(I1)에 입력될 수 없게 되고, 이에 따라 그 테스터(1)는 테스트 동작을 수행할 수 없게 되며, 또한 상기 앤드게이트(AD3)에서 출력되는 고전위신호는 인버터(I2)에서 저전위신호로 반전되어 표시기(10a)를 구동시키므로, 그 표시기(10a)에 테스터(1)의 이상상태임이 표시되어 사용자에게 알려주게 된다.
이상에서 상세히 설명한 바와 같이 본 고안의 테스터 이상 감지회로는 반도체소자 제조 공정 완료상태에서 그 반도체소자의 테스트시 소정횟수 이상 연속하여 불량판정신호가 출력될 경우에는 테스터의 테스트동작을 중지시킴과 아울러 테스터 자체의 이상임을 표시하여 사용자에게 인식시키게 되므로 반도체소자 테스트시 이상이 발생한 부위를 쉽게 찾을 수 있어 반도체소자의 생산성을 향상시키는 동시에 테스터의 성능을 향상하는 효과가 있게 된다.

Claims (4)

  1. 시작신호가 입력됨에 따라 테스트소자(2)의 동작상태를 테스트하여 그에 따른 정상판정신호또는 불량판정신호를 출력하는 테스터(1)와, 상기 정상판정신호리세트신호에 의해 리세트신호를 출력하는 리세트부(4)와, 상기 리세트부(4)와, 상기 리세트부(4)의 리세트 신호에 의해 리세트 제어를 받고 테스터(1)의 불량판정신호를 카운트하고, 그 카운트값이 불량횟수 설정값으로 되는지 논리조합하여 불량을 검출하는 불량신호검출부(5)와, 상기 리세트부(4)의 리세트신호에 따라 릴레이 구동신호를 출력하는 릴레이 구동부(6)와, 상기 릴레이 구동부(5)의 출력신호에 따라 상기 테스터(1)의 입/출력포트를 상기 테스트소자(2) 또는 기준소자(3)에 선택적으로 연결하는 릴레이 스위치부(7)와, 상기 리세트부(4)의 리세트신호에 의해 리세트 제어를 받고 상기 릴레이 구동부(6)에서 릴레이 구동신호가 출력되고 있는 상태에서 상기 불량판정신호가 출력되는가의 여부에 따라 테스터의 이상을 검출하는 테스터 이상 감지부(8)와, 상기 테스터 이상 감지부(8)의 테스터 이상 검출신호에 따라 상기 시작신호가 상기 테스터(1)에 입력되는 것을 차단하는 시작신호 전송부(9)와, 상기 테스터 이상 감지부(8)의 이상 검출신호에 따라 상기 테스터(1)가 이상상태임을 표시하는 표시부(10)로 구성하여 된 것을 특징으로 하는 테스터 이상 감지 회로.
  2. 제1항에 있어서, 불량신호 검출부(5)는 레세트부(4)의 리세트신호에 의해 리세트 제어를 받고 불량판정신호를 카운트하는 카운터(5a)와, 상기 카운터(5a)의 출력신호(O1-O4)를 불량횟수 설정신호와 배타적 오아 조합하는 배타적 오아게이트(XOR1-XOR4) 상기 배타적 오아게이트(XOR1,XOR2)(XOR3,XOR4)의 출력신호를 노아조합하는 노아게이트(XOR1-XOR4)의 상기 출력신호를 앤드조합하여 불량검출신호를 출력하는 앤드 게이트(AD2)로 구성하여 된 것을 특징으로 하는 테스터 이상 감지 회로.
  3. 제1항에 있어서, 릴레이 구동부(6)는 리세트부(4)의 리세트신호에 의해 리세트 제어를 받고 불량신호 검출부(5)의 불량검출신호에 의해 클럭동작되는 플립플롭(FF1)와, 이 플립플롭(FF1)의 출력신호를 반전하여 릴레이 구동신호로 출력하는 인버터(I1)로 구성하여 된 것을 특징으로 하는 테스터 이상 감지 회로.
  4. 제3항에 있어서 테스터 이상 감지부(8)는 리세트부(4)의 리세트 신호에 의해 리세트 제어를 받고 플립플롭(FF1)의 출력신호를 입력단자(D)에 인가받으며 불량판정신호를 인버터(I4)를 통해 인가받아 클럭동작하는 플립플롭(FF2)과, 상기 플립플롭(FF1),(FF2)의 출력신호를 앤드 조합하여 테스터 이상 검출심호는 출력하는 앤드게이트(AD3)로 구성하여된 것을 특징으로 하는 테스터 이상 감지 회로.
KR92024364U 1992-12-04 1992-12-04 테스터 이상감지회로 KR950007191Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92024364U KR950007191Y1 (ko) 1992-12-04 1992-12-04 테스터 이상감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92024364U KR950007191Y1 (ko) 1992-12-04 1992-12-04 테스터 이상감지회로

Publications (2)

Publication Number Publication Date
KR940016883U KR940016883U (ko) 1994-07-25
KR950007191Y1 true KR950007191Y1 (ko) 1995-09-02

Family

ID=19345664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92024364U KR950007191Y1 (ko) 1992-12-04 1992-12-04 테스터 이상감지회로

Country Status (1)

Country Link
KR (1) KR950007191Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372881B1 (ko) * 2001-04-02 2003-02-19 미래산업 주식회사 테스트 핸들러의 자동 소켓 오프 방법

Also Published As

Publication number Publication date
KR940016883U (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
US6215324B1 (en) Dynamic burn-in test equipment
US6366867B2 (en) Method and apparatus for providing controllable compensation factors to a compensated driver circuit which may be used to perform testing of the structural integrity of the compensated driver circuit
KR950007191Y1 (ko) 테스터 이상감지회로
US7443373B2 (en) Semiconductor device and the method of testing the same
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
US5182803A (en) System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter
KR930008680B1 (ko) 이상검출표시 회로가 내장된 반도체 소자
JPS63159923A (ja) 印刷機用デイジタル制御システムの信号入出力回路
JP2728233B2 (ja) 半導体論理回路
JP4275104B2 (ja) Iddq検査方法
SU1285411A1 (ru) Устройство дл контрол генераторов
JP2531615B2 (ja) 集積回路
JPH0646522A (ja) 遮断器用操作制御回路の常時監視装置
JPH0526981A (ja) 半導体集積回路のテスト用回路
KR0179185B1 (ko) 릴레이 단락/개방 검사장치
JP3116423B2 (ja) 出力回路の検査回路
JP3514306B2 (ja) 半導体集積回路のテスト回路装置
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
KR200160147Y1 (ko) 웨이퍼 검사용 프로브의 포오즈키 구동회로
SU748420A1 (ru) Устройство дл построени диагностического теста и диагностировани комбинационных схем
SU1056089A1 (ru) Устройство дл контрол интегральных микросхем
SU1141414A1 (ru) Устройство дл контрол цифровых узлов
JP2022169335A (ja) 自己診断機能付き電圧監視回路及び電子制御装置
KR830001180B1 (ko) 자동판매기
JP3175344B2 (ja) 故障検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee