KR950006591B1

KR950006591B1 - 마이크로콘트롤러 에뮬레이팅 장치

Info

Publication number: KR950006591B1
Application number: KR1019870012636A
Authority: KR
Inventors: 마리아 바커 야코부스
Original assignee: 엔. 브이. 필립스 글로아이람펜파브리켄; 이반 밀러 레르너
Priority date: 1986-11-11
Filing date: 1987-11-10
Publication date: 1995-06-19
Also published as: FR2606528A1; JP2740171B2; IT1223078B; GB2197512A; FR2606528B1; GB8726362D0; GB2197512B; KR880006601A; NL8602849A; US5062034A; JPS63136231A; IT8722549A0; DE3737958A1

Abstract

내용 없음.

Description

마이크로콘트롤러 에뮬레이팅 장치

제1도는 84 COO형의 마이크로콘트롤러의 블럭 다이어그램 도시도.

제2도는 본드-아웃 버젼용 대치 도시도.

제3도는 입출-양용 버젼용 제1도에서의 대치 도시도.

제4도는 제1도의 본드-아웃 버젼용 외부 레지스터에 대한 접속 시스템(인터페이스)도시도.

제5도는 84 CXX족의 마이크로콘트롤러를 에뮬레이팅하는 본 발명에 다르는 장치 도시도.

제6도는 파생적 버젼을 구체화하는 부수적인 기능 처리 설비에 대한 84 CXX족의 파생적 마이크로콘트롤러의 내부 블럭 다이어그램 도시도.

제7도는 그러한 파생적 마이크로콘트롤러용 작동의 두가지 모드 도시도.

제8도는 80 C51 족의 마이크로콘트롤러를 에뮬레이팅하는 본 발명에 따르는 장치 도시도.

* 도면의 주요부분에 대한 부호의 설명

20 : 모 마이크로콘트롤러 34 : 파생적 마이크로콘트롤러

46 : 계수기 52 : 메모리 뱅크 플립플롭

54 : 상극 프로그램 ROM 66 : 누산기

본 발명은, -입/출력 동작을 실행하기 위한 논-본드-아웃 버젼에 대응하는 제 1 일련의 표준 핀과, -데이타, 번지 및 제어 신호를 외부 프로그램 메모리와 교환시키기 위한 제2일련의 메모리 접속핀과, -제어 신호를 외부 하드웨어 레지스터와 교환 시키기 위한 제3일련의 접속핀과, -처리 소자와, -상기 처리기 소자, 상기 다수 일련의 핀과 모 마이크로콘트롤러의 다른 부품간의 전송 수단을 포함하는 본드-아웃 버젼내의 모 마이크로콘트롤러를 구비하는 마이크로콘트롤러를 에뮬레이팅시키기 위한 장치에 관한 것이다.

마이크로콘트롤러는 처리 소자, 처리 소자에 프로그램의 제어 신호를 연속적으로 인가시키기 위한 수단, 주변기기와 마이크로콘트롤러 사이의 사용자 신호를 변화시키기 위한 변화 수단, 변화수단과 처리 소자간의 사용자 신호를 전달시키기 위한 버스를 포함하는 직접 회로를 의미하며 또한, 다른 설비가 제공될 수도 있다. 표준(논-본드-아웃) 버젼에 있어서, 프로그램은 마이크로콘트롤러의 한 부품내에 기록된다. 예를들어, 판독 전용 메모리(ROM)나, 내용물이 한번 기록된 후 전기적으로 변경될 수 없는 EPROM 내에 기록된다. 더우기, 또다른 다양한 설비가 사용자의 동작을 개선시키거나 가능하게 하도록 부가될 수도 있다.

마이크로콘트롤러의 각 사용자 응용을 위해, 특정 제어 프로그램이 요구된다. 이러한 프로그램은 단계적으로 행해진다. 사전준비 동작 후, 프로그램은 로드되며, 그것은 단계적으로 연속적 명령이 옳은지가 검사된다. 에러의 보정을 가능하게 하기 위하여, 그러한 에뮬레이션 단계는 예를 들어, 랜덤 액세스 메모리(RAM) 또는 EEPROM인 외부 메모리를 사용한다. 이 때문에, "본드-아웃" 버젼이 마이크로 콘트롤러의 표준 버젼으로부터 발생되며, 여기에서 부가적 외부 접속핀(번지, 데이타 및 제어핀)이 제공되는 반면 내부 프로그램 메모리는 완전하게 또는 부분적으로 삭제된다. 상기 유형의 마이크로 콘트롤러는 네델란드, 아인드호펜, 피, 오, 박스 218에 소재하는 필립스 일렉트로닉 콤포넌츠 앤드 머티리얼즈 디버젼의 1986년판 인터내셔널 비지네스 관련책자 페이지 323의 "단일칩 8비트 마이크로 콘트롤러 사용자 매뉴얼"에 기록되어 있으며, 표준핀은 페이지 329에 기술되어 있다. 외부 프로그램 메모리용 메모리 접속핀은 페이지 330에 기술되어 있다.

에뮬레이팅 공정용 제어핀

IFF, STFF은 페이지 331에 기술되며, 마지막으로 거기에는 제어신호를 외부 하드웨어 레지스터

로 변화시키기 위한 일련의 접속핀이 제공되어 있다. 원칙적으로, 각 사용자 응용은 본드-아웃 버젼의 한 표본만을 필요로 하며, 이러한 단일 표본은 다수의 사용자 기능에 대하여 사용될 수 있다. 표준 버젼의 표본의 수는 원칙적으로 각 사용자 기능에 대하여 제한되지 않는다. 그러므로, 일반적으로 본드-아웃 버젼의 개발비용은 비교적 작은 수의 표본에 영향을 끼친다.

일반적으로, 파생적인 버젼은 그러한 마이크로콘트롤러로 부터 형성된다. 이러한 파생적 버젼은 예를들어, 부가적 외부 일반목적 접속(부), 표시 소자(LCD), 키보드용 접속 설비 및 정보나 데이타를 프로그램시키기 위한 기억용량의 존재의 다양한 방법으로 상호 상이할 수도 있으며, 많은 다른 가능성이 또한 존재한다. 현저하게 부가적 양의 파생적 논리가 그때 존재할 것이다.

각 파생적 버젼의 에뮬레이션은 원칙적으로 또한 각 본드-아웃 버젼을 필요로 한다. 이러한 필요성으로 부가적 개발이 경주된다. 본 발명의 목적은 모 마이크로콘트롤러의 "본드-아웃" 버젼과 극도로 작은 수의 변경을 갖는 파생적 버젼의 일반적 표본에 의해 에뮬레이션을 실행하는 수단을 제공하는 데 있다.

본드-아웃 버젼은 일반적으로 원형을 제조하는데 사용된다. 상기 경우, 외부 프로그램 메모리는 소위 "피기-백(piggy-back)"접속에 의해 마이크로 콘트롤러에 접속된다. 동일 집적회로가 그때 사용되며, 엔벨로프의 핀에 대한 상기 칩의 접속은 에뮬레이팅에 대하여 사용된 접속과 다르다. 상기 해결책과 에뮬레이션간의 차이는 마이크로콘트롤러와 외부 프로그램 메모리의 합의 물리적 크기가 표준 버젼의 그것과 약간 다르며(예를들어, 마이크로콘트롤러는 물리적으로 현실적인 상태에 사용될 수 있다), 이벤트가 의도된 속도로 시간 영역내에서 행해진다는 데 있어, 에뮬레이팅 단계 동안의 최소한 기능이며, 일반적 동작 상태에서 행해지지 않을 수도 있는 다양한 상태가 초기 단계에서 행해지지 않는다.

본 발명의 목적은 모 마이크로콘트롤러의 파생적 논-본드-아웃으로써, 그 자체의 처리 소자에 부가하여, 내부 프로그램 메모리, 부가적 양의 파생적 논리, 자체 전달 수단 및 일련의 자체 표준핀을 포함하는 파생적 마이크로콘트롤러의 에뮬레이션을 행하는 데 있으며, 여기에서, 파생적 마이크로콘트롤러의 일련의 자체 표준핀의 제1데이타 접속은 상기 제2일련의 모 마이크로콘트롤러내의 데이타 접속과 병렬로 상기 외부 프로그램 메모리의 데이타 접속에 접속되며, 파생적 마이크로콘트롤러의 일련의 표준핀의 제2데이타 접속은 모 마이크로콘트롤러의 상기 제3일련의 접속핀에 접속되고, 상기 제2데이타 접속의 적어도 하나의 제어 핀은 모 마이크로콘트롤러의 상기 제2일련의 하나의 대응 제어핀과 병렬로 상기 외부 프로그램 메모리에 접속되며, 파생적 마이크로콘트롤러는 에뮬레이션 제어 수단을 포함하고, 상기 에뮬레이션 제어 수단의 제1상태는 상기 지체 전달 수단을 파생적 마이크로콘트롤러의 자체 처리 소자 및 내부 프로그램 메모리와 교환하도록 파생시켜, 모 마이크로콘트롤러의 처리 소자와 상기 외부 프로그램 메모리가 대신으로 활성화되고, 제1일련의 표준핀이 에뮬레이트되어질 마이크로콘트롤러의 표준핀으로써 동작하도록 하며, 상기 부가적 파생적 논리와 파생적 마이크로콘트롤러내의 또다른 부분이 활성되며, 모 마이크로콘트롤러의 전달수단에 접속된다. 모 마이크로콘트롤러의 본드-아웃 버젼에 필요한 부가적 시설의 비용은 소수의 상이한 파생물이 발생되었을 때 이미 복구된다.

본 발명은 또한 파생적 마이크로콘트롤러를 에뮬레이팅시키기 위한 장치내에 포함시키는 데 적절한 모 마이크로콘트롤러에 관한 것이다. 여기에서, 소수의 하드웨어 및 소프트웨어 소자만이 제공되며, 반면 많은 경우에 있어서, 이러한 부가적 소자는 에뮬레이션 장치 이외의 목적으로 효과적으로 사용될 수 있다.

본 발명은 또한 전술한 에뮬레이션 목적을 위한 유형의 장치내에 포함시키기에 적절한 파생적 마이크로콘트롤러에 관한 것이다. 에뮬레이션을 제어하기 위하여 엔벨로프 상에 제공된 임의의 내부 시설 및 부가적 제어핀을 전술한 목적을 행하는데 필요로 하여, 에뮬레이션이 두 제어기에 의해 실시될 수 있도록 한다. 집적 회로(칩) 그 자체상의 본드 패드에 대응하는 상기 제어핀은 어떤 경우 생략될 수도 있다. 그때, 본드 패트는 에뮬레이션-제어 위치에 연속적으로 접속된다.

또 다른 해결책은 에뮬레이션 제어 수단이 기판상에 제공되고, 제1위치로 적절한 위치를 상호 연결시키는 도체에 의해 실시된다는 사실에 기초한다. 제2위치(일반적 버젼)에 있어서, 예를 들어, 다른 위치(전원 공급 또는 접지)가 상호 접속된다. 이 때문에, 최종 처리 단계(마스크)에서 실시 되어질 도체의 형태만이 적합하다. 상기 단계는 파생적 마이크로콘트롤러의 본드-아웃 버젼의 개발 보다 훨씬 더 싸다. 제1방법과 제2방법간의 선택은 부가적 핀/본드 패드의 유용성에 따른다.

본 발명은 또한 에뮬레이션용 파생적 마이크로 콘트롤러를 형성하는 데 적절한 집적 회로(칩)에 관한 것이다. 외부 프로그램 메모리는 항상 에뮬레이션에 의한 모 마이크로콘트롤러에 접속된다. 현저하게, 파생적 마이크로콘트롤러의 다수의 데이타 접속(부)이 이미 모 마이크로콘트롤러내에 존재할 때, 본 발명은 매우 간단하게 실행될 수 있는 셋-업을 제공한다.

그러므로, 상기 집적 회로는 이전에 인용한 원형을 실시하는데 적합하다. 또한, 원형으로써 사용하는 경우, 본 발명에 따르면, 두 마이크로콘트롤러(및 피기-백형으로 파생적 마이크로콘트롤러 상에 위치한 한 외부 프로그램 메모리)가 필요하다.

본 발명은 또한 그 자체가 파생적 마이크로 콘트롤러내에 적합하게 포함되는 집적회로를 포함하는 마이크로콘트롤러에 관한 것이다. 그러나, 에뮬레이션 제어가 "논-에뮬레이션" 상태로 세트될 때, 표준수의 접속핀을 포함하는 마이크로콘트롤러가 사용된다.

후자의 제어는 고정 위치에 내부적으로 접속하므로써 행해질 수 있다.

이하 첨부한 도면을 참조로 하여 상세하게 기술할 것이다.

예시를 목적으로 제1도는 마이크로콘트롤러(참조로 인용된 페이지 325참조)의 블럭 다이어그램을 도시한다. 중앙 버스(36) (8비트)에 대해 연속적으로 접속되는데, -클럭 접속 SCK, 직렬 데이타 접속 SERDAT, 인터럽트 접속 SIO을 구비하는 일련의 데이타 접속용 인터페이스(38), -8비트 접속용 버퍼(42)와 래치 회로(40), -내부 클럭 주파수를 수신하는 계수기(46)와 32등분 분배가(44), -두개의 프로그램 계수기(48,50), -메모리 뱅크 플립플롭(52), -상주 프로그램 ROM(54), -프로그램 상태에 레지스터(56), -래치(58, .60)와 버퍼(62,64)의 두개의 8비트 접속, -누산기(66), -두개의 임시 레지스터(68,70), -10진 조정 소자(74)를 지닌 ALU(72), -명령 레지스터 컴 디코더(76), -프로그램 계수기(78), RAM 번지 레지스터(80), -데이타 멀티 플렉서, 번지 디코더, 8레지스터, 레지스터 스택, 임의 제 2 레지스터 뱅크, 데이타 메모리 섹션을 갖는 상주 RAM(82), -조건부 브랜칭 논리 블럭(86), -제어 및 타이밍 소자(88), -파우어-온-리셋 소자(90)이다.

제2도는 본드-아웃 버젼을 얻기 위해 제1도의 부분(54)에 대한 대치를 도시한다. 번지 및 데이타 라인이 공급되고 다섯개의 제어 라인 또한 외부 핀으로서 제공된다. 이런 대치는 기판상 회로 존재의 변형에 관여한다.

제3도는 입출-양용 버젼에 필요한 부분(54)에 대해 제1도에서의 대치를 도시한다. 상기 단계는 이제 제2도의 것과 하위 범주에 관여한다. 제2도의 단계가 기판상에 구현될 때, 제3도의 단계는 단지 엔벨로프의 다른 구성에 관하며, 주어진 본드 패드는 그 경우에 접속될 필요가 없거나, 고정 전위(예로, 접지)에 접속된다. 그러한 입출-양용 버젼은 본질적으로 공지된다.

제4도는 외부 레지스터용 접속 시스템을 구비하는 형 84 COO의 마이크로콘트롤러의 블럭 다이어그램을 도시한다. 여기서, 일부 소자는 파생적 마이크로콘트롤러를 에뮬레이팅하는 장치에서 상기 모 마이크로콘트롤러를 사용할 수 있도록 제공된다. 마이크로콘트롤러, (소자 20)는 본드-아웃 버젼이며 이하 표준 핀의 시리즈(제1시리즈)를 구비하고, 간단하게 하도록 공급 핀이 생략되었는데, -제1데이타 접속 P0(8비트), -제1데이타 접속 P1(8비트), -제3데이타 접속 P2(4+1비트), -검사가능한 입력 핀 T1, -인터럽트 접속

-리셋 핀 RESET, -발진기 입력 XTAL 1, -발진기 출력 XTAL 2이다.

외부 프로그램 메모리(22) (2732 또는 2716형 EPROM)용 접속 핀의 이하 제 2 시리즈가 제공된다. -프로그램 메모리가 사용될 수 있는 8K 번지의 최대수를 갖도록 하는 번지 접속 A12-AOO, -접속 P0, P1과 같은 폭을 갖는 데이타 접속 D7-D0, -메모리 활성화 접속

, 상기 프로그램 메모리는 단지 판독 모드에서만 사용되기 때문에, 상기 수의 핀은 충분하다. 상기 프로그램 메모리는 그리하여 마이크로콘트롤러(20)내의 레지스터 섹션 또는 적당한 레지스터내에 수록된 데이타를 출력할 수 있다.

그곳에는 또한 외부 8 비트 래치 레지스터(24)가 제공된다. 상기 레지스터는 메모리(22)의 데이타 접속에 접속되며 인에이블 신호 DXALE 제어하에 활성화된다. 디코더(26)는 레지스터(24)에 접속된다. 레지스터(24)내의 8비트 데이타는 하나 이상의 데이타 레지스터(28,30,32)에 대해 인에이블 신호(디코더(26)에서)로 반전된다. 상기 레지스터는 메모리(22)의 데이타 출력과 병렬로 접속되어 그들은 기껏해야 8비트의 용량을 갖는다. 주위로 상기 레지스터의 또다른 양방향 접속 또한 도시된다. 데이타 레지스터(28,32)는 신호

(외부 수록 제어 신호)에 의해 동기된다. 기술된 구조 결과, 레지스터(28,32) 또한 데이타 접속 D7 내지 Dø로 부터 데이타로 채워질 수 있다. 데이타 접속 D7 내지 Dø에 대해 데이타 소스로서 데이타 레지스터(28,28) 사용이 가능하며, 상기 목적을 위해 단지 데이타 레지스터(32)에 기호로 접속된 제어 출력

이 제공된다. 소자(24,26,28,30,32)는 종래의 TTL 성분으로서 구조될 수 있다. 명령 MOV ADX : MOV DX, A : ANL DX, A : ORL DX은 상기 활성화가 인용된 참조에 기술된 것에 대해 내부적으로 요구된다. 최종 두 명령은 적절한 레지스터 DX내에 기억된다. 마지막으로, 마이크로콘트롤러는 또한 외부 인터럽트 신호를 수신하는 접속 핀

을 구비한다. 어쨌든, 본 간단한 예에서, 상기 핀은 사용될 필요가 없다. 본 예에 사용된 소자의 버젼은 형 번호 PCF 4 COOT를 가지며, 이것은 그 중에서도 정확하게 요구된 수의 접속 핀이 실현 (제4도에 도시된 것보다 작은) 된 56-핀 작은 모델(S.O.-작은 개략)이다. 예로 공급 핀은 도시되지 않는다.

제5도는 84C 43인 CXX족의 마이크로콘트롤러를 에뮬레이팅하는 본 발명에 따르는 장치를 도시한다. 상기 모 마이크로콘트롤러(20)와 프로그램 메모리(22)는 제1도와 같은 방식으로 도시된다. 원한다면, 상기 메모리(22)는 공지된 에뮬레이션 기계의 부분을 형성하는 랜텀 액세스 메모리(RAM)로 구성될 수 있다. 상기 에뮬레이션 기계는 예로 PMDS/MAB(필립스 마이크로프로세서 개발 시스템/마이크로 컴퓨터 어댑터 박스) 기계일 수 있다. 상기 기계는 상업적으로 유용(간결을 위해 도시되지 않음)하다. 상호작용은 제 4 도와 외부 레지스터에 대해 기술된 같은 방식으로 발생할 수 있다. 모 마이크로콘트롤러는 마스터 회로로서 작동한다.

소자(34)는 파생적 마이크로콘트롤러는 84C 43형이다. 부수적인 파생적 논리는 제 6도를 참조로 기술될 것이다. 표준 핀의 수는 왼쪽에 도시되는데, -리셋 접속 RESET, -클럭 접속 XTAL1, XTAL2, -소위 I²C 버스용 일련의 데이타 접속 SDA과 함께한 데이타 접속 P2, I²C 버스와 관련된 클럭 접속 SCL, 표준 버젼에서 상기 핀은 핀 Ti과 대응하며, 참고로 여기에 통합된 미합중국 특허원 제310,686호(포기)와 제317,693호와 대응하며 유럽특허 제51,332호에서 레지스터 레벨로 기술된 성분 수단으로 구현된 I²C 버스, -데이타 접속 Pø, -데이타 접속 P1, 단지 다섯 비트 라인 P10…P14이 도시되며, 나머지는 사용되지 않는다.

파생적 마이크로콘트롤러 또한 일곱-구분 표시 소자의 수를 유도하는 수단을 구비한다. 즉, 24구분 제어핀 Søø-S23에 의해 세개의 7구분 문자는 병렬(8 비트는 더우기 십진 정지를 활성화하는 데 유용함)로 활성화될 수 있다. 네개의 선택 신호 BP0…BP3(뒤평면 0…3) 또한 도시된다. 상기 신호는 네개의 다른 표시 소자 사이에 선택을 인에이블하여 12문자 용량은 충분하다. 표시 소자용 전원은 핀 VLCD 상에 수신된다. 마지막으로, 파생적 마이크로 콘트롤러는 폭이 4비트인 부수적인 데이타 접속 P2을 구비한다. 핀과 설비 Søø-S23, BPø…BP³, SDA, SCL, P2, VLCD는 파생적 마이크로 콘트롤러에서 부수적인 설비를 형성한다. 다른 파생적 버젼에 대해 보다 많고 적은 다른 설비가 제공될 수 있다. 상기 모 마이크로콘트롤러에 관한 설비의 배타적 생략은 일반적으로 파생적 마이크로콘트롤러상에서 특수한 에뮬레이션을 필요로 하지 않는데, 어쨌든, 그 경우에서 상기 에뮬레이션은 상기 모 마이크로콘트롤러상에서 직접 수행될 수 있다. 대안으로, 모 마이크로콘트롤러는 파생적 마이크로콘트롤러에서 존재하지 않는 주어진 설비를 구비할 수 있다. 어쨌든, 각각의 두 마이크로콘트롤러는 항상 데이타 처리 소자와 적절한 접속 설비를 구비하며 파생적 마이크로콘트롤러는 내부 프로그램 메모리(달리 에뮬레이션이 필요치 않음)를 구비한다. 주어진 경우에서 모 마이크로콘트롤러의 전체 내부 프로그램 메모리는 외부 프로그램 메모리가 항상 사용되기 때문에 요구치 않을 수 있다.

파생적 마이크로콘트롤러(34)는 다음과 같이 모 마이크로콘트롤러(20)에 접속된데서 에뮤레이트될 수 있다. 접속 Pø은 모 마이크로콘트롤러의 데이타 접속 D7…Dø에 접속된다. 파생적 마이크로콘트롤러는 제4도의 레지스터(24)와 같은 방식으로 모 마이크로콘트롤러에 존재할 수 있다. 게다가, 접속 P1은 모 마이크로콘트롤러(20)와 더불어 제어 신호의 수를 통신하기에 적합하며, 상기 접속으로 접속으로 제공된 내부 래치 레지스터는 일시적으로 상기 제어 신호를 기억한다. 접속 핀 P10은 외부 인터럽트 신호

와 더불어 모 마이크로콘트롤러를 공급한다. 접속 핀 P11은 판독 제어 신호

를 수신한다. 접속 핀 P12은 외부 메모리(22)와 병렬로 인에이블 신호

를 수신한다. 접속 핀 P13은 수록 제어 신호

를 수신한다. 상기 네개의 제어 신호는 이미 제1도를 참조로 기술되었다. 접속핀 P14은 정지 제어 신호 STFF를 수신한다. 상기 정지 제어 명령이 실행될 수 있는 데, 상기 명령은 에너지(예로, 사용자 환경이 배터리 전원을 구비하려 하기 때문) 절약을 위해 모 마이크로콘트롤러에서 실행된다. 상기 상황은 신호 STFF로 파생적 마이크로콘트롤러에 통신되어서, 파생적 마이크로콘트롤러는 또한 정지 모드로 스위치 오버할 수 있다. 액티브 모드와 정지 모드 사이의 스위칭은 그 자체로서 공지된다. 상기 신호 STFF는 원형(후에 상기 배터리 전원을 구비하기 때문) 실현에 유리하게 사용될 수 있다.

마지막으로, 파생적 마이크로콘트롤러는 에뮬레이션 제어 접속 EMUL을 포함한다. 상기 접속 상에 제1신호값의 제어하에, 파생적 마이크로콘트롤러는 정상모드에서 작동한다. 그 중에서도 처리기의 경우에서, 프로그램 메모리와 랜덤 액세스 메모리는 정상 모드에서 작동하는 칩상에 제공된다. 상기 접속상에 제2신호 값의 제어하에서, 파생적 마이크로프로세서는 에뮬레이션모드에서 작동하며 상기 성분은 비접속된다. 대신에, 모 마이크로프로세서(20) (프로그램 메모리를 포함하지 않음)의 적절한 부분과 프로그램 메모리로서 사용된 소자(22)는 처리와 랜덤 액세스 메모리에 사용된다. 파생적 마이크로콘트롤러에서 파생적 버젼의 부수적인 기능상의 설비(파생적 논리)는 어쨌든 작동상 남아야 하느 모 마이크로콘트롤러에 존재하지 않는다. 상기 제1값은 예로 접지 위치이다. 상기 신호가 이미 칩상에 제공된 접지 핀(GND, 제5도에 도시되지 않음)에 접속함으로써 실현될 수 있어서, 엔벨로프상의 부수적인 접속 핀은 요구되지 않는다. 이것은 단지 파생적 마이크로프로세서와 관련된 적절한 견본예가 더이상 에뮬레이션과 다른 응용에서 독립 성분으로 사용될 수 없다는 결점이 있다. 상기 접속은 보통 두개의 본디 패드 사이에 특별히 결선된 접속으로 실현될 수 있다.

내부 에뮬레이팅 제어는 두개의 표준위치(i,e, 전원 및 접지)중 하나에 마스크 접속으로 실현될 수 있다. 도체 트랙 실현을 위한 상기 마스크 구성이 적용된다. 상기 수단 기능은 에뮬레이션 제어핀 또는 본드 패드 제조로 사용할 때 보다 앞선 생산 단계에서 규정되어야 한다.

제6도는 파생적 버젼의 특수성을 구체화하는 부수적인 기능상이 설비에 대한 84 CXX족의 파생적 마이크로콘트롤러의 내부 블럭 다이어그램을 도시한다. 설비는 LCD 공급 전압용 발생기(132)를 포함한다. 세개의 레지스터 직렬 접속된 병렬 스위치가 공급 전압 VDD과 특수 공급 전압 VLCL 사이에 접속될 때, 2와 5볼트 사이의 동작 전압을 갖는 LCD 소자가 사용될 수 있다. 소자 (128)는 LCD 소자용 시간 제어 및 전압 선택 설비, 자체의 발진기를 구비한다. 소자(130)는 네개의 출력을 갖는 네개위 소위 뒤평면 구동 소자를 구비한다. 소자(120…122) (실제로 열둘)는 두개의 구분 출력(각 뒤평면에 대해 두개의 표시 비트)에 대한 멀티 플렉스 소자와 레지스터 소자를 구비한다. 소자(124…126) (열 둘)는 각각 두개의 표시 소자를 구동하도록 소자(128)에서 나온 전원을 수신한다. 소자(120…122)는 8비트 폭으로 표시되는 데이타 수신을 위해 버스에 접속된다. 상기 목적을 위해, 그들은 또한 선택적으로 번지 가능하다. 표시 모드를 고정(2-4 다른 뒤평면상에 소정으로서 한 뒤평면 또는 멀티 플렉스된)시키는 조정은 제 5 도의 핀 EMUL에 대해 전술된 바와 같은 방식으로 영구결선 수단에 의해 실현될 수 있다. 버스로의 접속은 12개의 다른 번지에 대응한다. 버스 접속은 화살표(121, 123)로 표시되며, 데이터와 번지의 공급을 확실히 한다. 버스(데이타 통로와 번지 통로의 폭)의 또 다른 명세는 간략성을 위해 샹략된다.

제7도는 상술된 바와 같은 파생적 마이크로콘트롤러용 작동의 두가지 모드를 도시한다. 점선(162)은 기판상에 공급된 회로를 표시한다. 블럭(150)은 제 1 도에 도시된 기능 처리 소자의 주요부분 그 중에서도 ALU, 상주 프로그램 ROM을 나타내며, ALU를 제어하는 소자는 ALU와 상주 프로그램 ROM 사이의 조직에서 접속된다. 라인(160)은 스위치(154)의 닫은 상태에서 블럭(158)으로 연결하는 버스를 표시한다. 접속 Pø은 래치 레지스터(152)와 버퍼(156)를 통해 버스에 접속된다. 마찬가지로, 접속 P1과 관련된 소자(166,168) 는 스위치(154)위에 위치된 버스의 부분에 접속된다. 양방향 버퍼를 포함하는 조직에 의해 조합 152/156 대치가 교번적으로 가능하며, 장치는 신호

(제5도 참조)에 의해 활성화 된다. 소자(158)는 파생적 버젼용 부수적인 기능 처리 설비를 표시하며, 상기 경우에서 상술된 연속 I²C 버스와 접속 P3이 제 6 도에 도시된 소자이다.

스위치(154)는 열리고 접속 핀 EMUL상 신호 제어하에 닫힌다. 그러므로, 스위치(154)가 닫힐 때, 마이크로콘트롤러의 모든 기능 처리 소자는 작동한다.

스위치(154)가 열릴 때, 단지 부수적인 파생적 논리(158)는 에뮬레이션 모드에 대해 요구된 소자와 마찬가지로 작동한다. 작동은 여기서 환경에 따르는 상호작용이 보통 방식으로 발생하는 것을 의미함을 알아야 한다. 에뮬레이션 모드에서 블럭(150)과 주위 사이의 상호 작용은 인터럽되지만, 블럭(150) 내에서, 또 다른 작용이 발생할 수 있다. 상기 이유로 스위치(151)가 제공되는데, 상기 스위치는 스위치(154)와 함께 열린다. 블럭(150)에 의해 공급된 어떠한 신호는 주위에 관한한 블럭된다.

제7도는 에뮬레이션에 대해 작동하는 소자의 관련부분과 접속 Pø을 도시한다.

상기 도면은 다음(제5도에 도시된 바와 같은)과 같은데, -리셋 접속(소자(90)), -발진기 접속 XTAL2(소자(88))이다.

다른 표준 기능은 모 마이크로콘트롤러에 의해 수행되어 파생적 마이크로콘트롤러에서 작용할 필요가 없다.

주어진 경우에서 부분은 모 마이크로콘트롤러에서 유사한 설비로 대치되더라도 마이크로콘트롤러가 작용하는데서 주어진 설비일 수 있다. 이 점에서 예로 모 마이크로콘트롤러가 데이타 메모리(RAM)를 구비하는 상황이지만, 파생적 마이크로콘트롤러는 큰 RAM을 구비한다. 이 경우에서 선택이 사이에서 이루어질 수 있는데, 파생적 RAM의 부분 플러서 전체 모 RAM을 사용하고 단지 전체 파색적 RAM을 사용하는 것이다. 파생적 마이크로콘트롤러에서 부수적인 레지스터는 대개 모 마이크로콘트롤러의 랜덤 액세스 메모리(RAM)의 위치로서 사용될 수 있다.

두개의 마이크로콘트롤러 중 하나의 설비에서는 설비의 본질과 구조에 의해 선택된다.

도시된 바와 같이, 스위치(154)는 다시 버스 내에 위치될 수 있다. 주어진 경우에서 블럭(150)과의 통신 불활성화는 다른 방식으로 실현될 수 있다. 제어신호(핀 P10…14)의 올바른 접속을 위해 제2스위치(164)가 제공된다. 스위치(154)가 열릴 때, 스위치(164)가 제공된다. 스위치(154)가 열릴 때, 스위치(164)는 닫힌다. 제어 신호는 접속 소자(170)와 통신된다. 상기 소자는 적당한 버퍼링을 제공하고 예로 판독, 수록 또는 스톱 작동을 활성화시키도록 인터럽트 신호를 도통시키는 회로의 또다른 부분에 접속된다. 나중 접속은 간결하게 하기 위해 생략된다. 간단하게 하기 위해, 칩상에 내부 결선으로 제어수단 실현은 배선 레벨에서 생략된다.

제8도는 80C 51족의 마이크로콘트롤러를 에뮬레이팅시키는 본 발명에 따르는 장치를 도시한다. 모 마이크로콘트롤러 80C 51 B.O(=볼트-아웃)의 주요부분은 70 내지 121 페지에 인용된 참조로 기술된다. 어쨌든, 이하 기술된 접속

가 첨가된다.

모 마이크로콘트롤러(100)는 이하 접속을 구비하는데, -데이타 접속 Pø(8비트), -데이타 접속 P1(동상 : 그러나, 본 실시예에서는 사용되지 않음)-8비트, -데이타 접속 P2(8비트), -데이타 접속 P3(8비트), 데이타 접속의 기능에 덧붙여, 비트 라인은 이하 교번기능을 가지는데, 연속 인/아웃, 외부 인터럽트(2X), 외부 타이머(2X), 외부 수록(3.6) 및 판독 (3.7) 동기화 에뮬레이션 상황은 단지 후의 두 비트 라인이 사용되고, -번지 래치 인에이블 신호(ALE), -두개의 클럭 접속 XTAL 1,2, -프로그램 메모리

9용 인에이블 신호, 내부 프로그램 메모리와 외부 프로그램 메모리는 또 하나에 대치되거나 또 하나를 충족시킬 수 없고, -내부/외부프로그램 메모리

사이 선택용 선택 신호, -리셋 신호

, -공급 단자(VDD) 및 접지 단자(GND)인데 물론 그것은 도시된 회로에 존재한다.

적절한 본드-아웃 버젼은 에뮬레이션을 위한 이하 설비를 갖는데, -신호 ALE로 제어된 8비트 래치 회로(104), -에뮬레이션 기계의 프로그램 메모리(106) (EPROM) 또는 판독/수록 메모리, 상기 메모리는 16 비트 폭을 갖는 번지를 수신할 수 있고, 데이타는 8비트 폭을 가지며, -버퍼/게이팅 소자(108)는 다수의 외부 신호 M1, M2, INTR, EX1, INTD를 수신하며 상기 신호를 선택적으로 도통시킨다.

이하 접속 또한 제공되는데, -데이타 비트(EAD7…ø)와 마찬가지로 프로그램 메모리에 대한 최소 유효 번지용 멀티 플렉스된 라인, -버퍼/게이팅 소자(108) (EA8…EA15)의 출력 신호와 최대 유효 번지 비트용 멀티 플렉스된 라인, -에뮬레이팅 메모리(PSEN으로 부터 파생적)에 의해 특히 강조된 인에이블 신호

, -모 마이크로콘트롤러가 대기(아이들) 또는 파우어-다운 상태인지를 나타내는 제어 신호(상기 상태에서 프로그램은 더 이상 실행되지 않으며, 제 2 도의 정지 모드 비교), -제1, 제2 또는 다중 주기 멸영의 다음 주기가 현재 하나인지를 나타내는 기계 선택 신호(C1/INTD), 제 1 코드가 OP 코드를 나타내는 동안, 제2 또는 또다른주기 오퍼랜드가 발생되는 동안, 또는 그들은 곱셈으로 주어진 연장 실행동안 제공될 수 있고, 본 문장에 사용되지는 않는 인터럽트인지 신호

, -8비트 폭을 갖는 멀티 플렉스된 번지/데이타 신호(RSAD7…ø), -제 2 도의 신호

에 대응하는 외부 판독

및 수록

신호, -래치 레지스터 인에이블 신호

, -특수한 기능을 갖는 레지스터 또는 파생적 마이크로 콘트롤러의 랜덤 액세스 메모리에 대해 의도된 데이타 여부를가리키는 "메모리/특수" 신호

, -마지막으로, 인터럽트 기계에 대한 적은 수의 동기화 핸드쉐이크 신호 접속

이 제공되며, 상기 설비 결과로, 인터럽트 신호의 순간 출현은 모 마이크로콘트롤러와 파생적 마이크로콘트롤러사이의 시간 관계로 야기될 수 있으며 제한시킬 필요가 없다.

파생적 마이크로콘트롤러(102)는 부수적인 파생적 논리로 간주되는 것과 다른 두 버젼에 도시된다. 제 1 파생적 버젼에서는, 단지 I²C 시스템에 대한 연속 버스 접속이 모 마이크로콘트롤러의 소자 위에 제공된다. 파생적 마이크로콘트롤러는 다음의 접속을 갖는데, -전원(VDD,GND)용 두개의 접속 핀, -외부 발진기 크리스탈 수단 대신에 모 마이크로콘트롤러에서 나온 클럭 신호에 의한 동기화용 두개의 클럭 접속 핀(ø1-ø2), -모 마이크로콘트롤러의 RSAD7…ø에 양방향으로 접속된 폭이 8비트인 데이타 접속, -다음으로 사용된 1비트 접속 P20 내지 P27과 8비트폭을 갖는 데이타 접속 2이 있는데, P20 : 동상, 수록 제어 신호

, P22 : 동상, 인에이블 신호(SFRALE), P23 : 랜덤 액세스 메모리와 특수한 기능 레지스터

사이의 선택을 이루는 선택 신호, P24 : 파생적 버젼의 상태와 모 마이크로콘트롤러의 상태를 동기시키는(양방향으로) 외부프로그램 메모리(106)

용 인에이블 신호, P25 : 모 마이크로콘트롤러의 신호 대기/정지 모드

, P26 : 정지 비트는 레지스터 내용의 정상 판독을 위해, 파생적/모 마이크로콘트롤러를 정지시키도록 에뮬레이션 기게에 의해 형성된다. 모 마이크로콘트롤러에서 상기 접속은 전술된 이중 기능을 갖는다. 상기 신호 INTD는 버퍼(108)로부터 수신될 수 있다. P27 : 상기 신호는 파생적 마이크로콘트롤러의 두 버젼(각각, 83 652 및 83 552) 사이 선택을 한다. 적절한 신호는 제 5 도의 신호 EMUL에 대해 전술된 바와 같은 선택적인 본드 접속 수단으로 다시 얻어질 수 있으며, -폭이 8비트인 데이타 접속 P3의 핀 P36 및 P37만이 각각 모 마이크로콘트롤러의 핀 P36 및 P37과 병렬로 접속된다. 파생적 마이크로콘트롤러에서 나온 인터럽트 신호에 대해 동기화 핸드쉐이트를 실현시키도록 모 마이크로콘트롤러의 핀

,

과 대응하는 한 쌍의 접속 핀이 제공된다.

다른 접속은 파생적 마이크로콘트롤러의 버젼을 에뮬레이팅하는데 사용되지 않거나 부재이다.

제2파생적 버젼에서 다수의 또다른 설비가 실현되는데 그것은 적절한 기능 소자 즉, AD 변환(전압에서 비트형으로), DA 변환(비트형에서 펄스 길이 변조로), 부수적인 접속 P4, P5, 이벤트(이벤트 계소기)용 계수장치, 위치도그 타이머, 전술된 I²C 접속으로 구체화된다. 전술된 접속에 덧붙이면, 본 버젼은 다음 접속(소수의 부수적인 모 마이크로콘트롤러의 부수적 접속만 사용되고, 어쨌든, 이것은 본 본드-아웃 버젼에 이미 제공되었음)을 구비하는데, -모 마이크로콘트롤러의 리셋 접속과 병렬로 양 방향으로 접속된 입력/출력장치(RESI/0)용 리셋 접속, -모 마이크로콘트롤러의 클럭 신호 출력(XTAL2)에 의해 버퍼단(110)을 통해 제어된 클럭 신호 입력(XTALi), -폭이 8비트인 두개의 데이타 접속 P1, P4, -8비트 데이타 접속 P3의 잔여 6비트, -폭이 8채널인 데이타 접속(P5)으로, 상기 채널의 각각은 수신될 수 있는 아날로그 전압이며 그것은 파생적 마이크로콘트롤러에서 디지탈 신호로 변환될 수 있다. 상기 목적을 위해 아날로그 신호는 멀티 플렉스된 AD 변환기상에 수신될 수 있다. 채널은 또한 디지탈 신호에 대해 사용될 수 있는데 이 경우에서 양방향으로 액티브할 수 있다. -상기 아날로그 대 디지탈 변환(스트로브) 초기화용, -1비트 동기화 신호(STADC), -상기 아날로그 대 디지탈 변환을 실현하도록 요구된 두개의 기준 전압 접속(VREF+, VREF-), -특히 AD변환용으로 제공된 두개의 공급 전압(AVSS,AVCC), -펄스폭 변도에 의해 분석된 신호용 두개의 출력(PWMø,PWM1), -위치도그 타이머용 활성 신호 EWN이다.

다음 접속은 사용되지 않는데, -클럭 신호 출력 XTAL2, -번지 레지스터 인에이블 라인 ALE, -외부활성 신호

, 또한 모 마이크로콘트롤러 참조, -외부 프로그램 메모리(모 마이크로콘트롤러 참조)용 라인

이다.

적절한 기능의 활성 및 비활성은 접속 EMUL에 인가된 신호로 실현될 수 있으며, 이것은 제 7 도에 대응하는 방식으로 내적으로 실현될 수 있다. 파생적 마이크로 콘트롤러에 대한 부수적인 설비가 두개의 본드 패드 사이의 결선을 통해 인가된 전압으로 계속 활성화될 때(예로, 스위치(151/154)는 닫히고 스위치(164)는 열림), 더이상 엔벨로프상에 특수한 핀 제공이 필요치 않으므로, 봉입된 마이크로콘트롤러는 표준 버젼 즉, 적절한 사용자 환경에서 같은 방식으로 사용될 수 있다.

상기 형의 파생적 마이크로콘트롤러의 또다른 가능한 사용은 모 마이크로콘트롤러의 주변장치로서이다. 그 경우에서 모 마이크로콘트롤러의 내부 프로그램 메모리는 다시 활성화될 수 있다. 파생적 마이크로콘트롤러의 첨가된 기능만이 작동한다. 산술 및 논리 유니트 및 내부 마이크로콘트롤러를 지닌 파생적 마이크로콘트롤러는 결점이 있는데 계속 사용될 수 있으며, 모 마이크로콘트롤러는 결점기능에 대해 스탠드-인으로서 작용한다.

Claims

입/출력 동작을 실행하기 위한, 논-본드-아웃 버젼에 대응하는 제1일련의 표준핀과, -데이타 어드레스 및 제어 신호를 외부 프로그램 메모리와 교환시키기 위한 제2일련의 메모리 접속핀과, -제어 신호를 외부 하드웨어 레지스터와 교환 시키기 위한 제3일련의 접속핀과, -처리 소자와, -상기 처리기 소자, 상기 다수 일련의 핀과 모 마이크로콘트롤러의 다른 부품간의 전송수단을 포함하는 본드-아웃 버젼내의 모 마이크로콘트롤러를 구비하는 마이크로콘트롤러를 에뮬레이팅시키기 위한 장치에 있어서, 모 마이크로콘트롤러의 파생적 논-본드-아웃으로써, 그 자체의 처리 소자에 부가하여, 내부 프로그램 메모리, 부가적 양의 파생적 논리, 자체 전달수단 및 일련의 자체 표준핀을 포함하는 파생적 마이크로콘트롤러의 에뮬레이션을 위하여, 파생적 마이크로콘트롤러의 일련의 자체 표준핀의 제1데이타 접속은 상기 제2일련의 모 마이크로콘트롤러내의 데이타 접속과 병렬로 상기 외부 프로그램 메모리의 데이타 접속에 접속되며, 파생적 마이크로콘트롤러의 일련의 표준핀의 제2데이타 접속은 모 마이크로콘트롤러의 상기 제3일련의 접속핀에 접속되고, 상기 제2데이타 접속의 적어도 하나의 제어핀은 모 마이크로콘트롤러의 상기 제2일련의 하나의 대응 제어핀과 병렬로 상기 외부 프로그램 메모리에 접속되며, 파생적 마이크로콘트롤러는 에뮬레이션 제어 수단을 포함하고, 상기 에뮬레이션 제어수단의 제1상태는 상기 자체 전달수단을 파생적 마이크로콘트롤러의 자체 처리 소자 및 내부 프로그램 메모리와 교환하도록 파생시켜, 모 마이크로콘트롤러의 처리 소자와 상기 외부 프로그램 메모리가 대신으로 활성화되고, 제1일련의 표준핀이 에뮬레이트 되어질 마이크로콘트롤러의 표준핀으로써 동작하도록 하며, 상기 부가적 파생적 논리와 파생적 마이크로콘트롤러내의 또다른 부분이 활성되며, 모 마이크로콘트롤러의 전달수단에 접속되는 것을 특징으로 하는 마이크로콘트롤러 에뮬레이팅 장치.
제1항에 있어서, 상기 제3일련의 접속핀내의 정지 출력이 파생적 마이크로콘트롤러내의 정지 제어 소자에 접속되는 것을 특징으로 하는 마이크로콘트롤러 에뮬레이팅 장치.
제1 또는 2항에 청구된 바와 같은 장치에 사용하기 위한 모 마이크로콘트롤러에 있어서, 파생적 마이크로콘트롤러의 에뮬레이션을 행하기 위하여 상기 제3일련의 접속핀에 접속될 수 있는 파생적 마이크로콘트롤러가 두개의 판독 및 기록 제어핀에 부가하여 래치 레지스터 인에이블 신호(ALE)용 또다른 출력을 포함하는 것을 특징으로 하는 모 마이크로콘트롤러.
제3항에 있어서, 모 마이크로콘트롤러가 상기 파생적 마이크로콘트롤러의 대응 동기화 핸드쉐이크 접속에 접속시키기 위한 인터럽트 신호용 한 쌍의 동기화 핸드쉐이크 접속을 포함하는 것을 특징으로 하는 모 마이크로콘트롤러.
제1 또는 2항에 청구된 바와 같은 장치에 사용하기 위한 파생적 마이크로콘트롤러에 있어서, 상기 에뮬레이션 제어수단이 상기 파생화를 행하기 위해 파생적 마이크로콘트롤러의 고정 접속과의 영구적 접속으로써 행해지는 것을 특징으로 하는 파생적 마이크로콘트롤러.
제5항에 있어서, 상기 제1상태에 의해 활성화될 수 있는 제어신호용 접속수단(170)이 그것의 표준핀의 한 부분에 접속되는 것을 특징으로 하는 파생적 마이크로콘트롤러.
제5 또는 6항에 있어서, 상기 에뮬레이션 제어수단이 마스크 프로그램 되는 것을 특징으로 하는 파생적 마이크로콘트롤러.
제5 또는 6항에 있어서, 상기 에뮬레이션 제어수단이 기판에 대하여 외부인 접속에 의해 행해질 수 있는 것을 특징으로 하는 파생적 마이크로콘트롤러.
제5, 6항 또는 8항에 청구된 바와 같은 파생적 마이크로콘트롤러에 사용하기 위한 집적 회로에 있어서, 상기 에뮬레이션 제어접속과 함께 엔벨로프내에 도모될 때 접촉되는 접속을 제공하고 제2논리 신호가 상기 비활성화를 방지하여, 집적 회로의 처리 소자와 프로그램 메모리가 활성되도록 하는 것을 특징으로 하는 집적 회로.
제9항에 청구된 바와 같은 집적 회로를 포함하는 마이크로콘트롤러에 있어서, 엔벨로프내에서, 상기 에뮬레이션 접속이 상기 제2논리 신호용 소스에 접속되는 것을 특징으로 하는 마이크로콘트롤러.