KR950006471A - 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 - Google Patents

테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 Download PDF

Info

Publication number
KR950006471A
KR950006471A KR1019930016782A KR930016782A KR950006471A KR 950006471 A KR950006471 A KR 950006471A KR 1019930016782 A KR1019930016782 A KR 1019930016782A KR 930016782 A KR930016782 A KR 930016782A KR 950006471 A KR950006471 A KR 950006471A
Authority
KR
South Korea
Prior art keywords
substrate
bumps
test
test socket
external contact
Prior art date
Application number
KR1019930016782A
Other languages
English (en)
Other versions
KR950012291B1 (ko
Inventor
현인호
이규진
이상혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930016782A priority Critical patent/KR950012291B1/ko
Priority to JP6201705A priority patent/JPH07174818A/ja
Publication of KR950006471A publication Critical patent/KR950006471A/ko
Application granted granted Critical
Publication of KR950012291B1 publication Critical patent/KR950012291B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

이 발명은 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법에 관한 것으로서, 소켓의 일측단부에 외부의 번인 테스트 기판과 접속되는 외부 접촉단자들이 형성되어 있고, 상기 외부 접촉단자와 일정간격으로 다수개의 금속배선이 형성되고, 상기 외부 접촉단자들과 금속배선에 의해 연결되어 있는 적어도 하나 이상의 랜드패턴들이 형성되어 있는 기판과 상기 기판의 중앙부에 형성된 랜드패턴의 상부에 실장되며 적어도 하나이상의 범프가 형성된 다수개의 반도체 칩들을 구비하여 하도록한 테스트 소켓을 이용하여 기판의 중앙부에 일정간격으로 형성되어 있는 랜드패턴들과, 기판의 일측에 외부단자와 연결되도록 형성되어 있는 접촉단자들을 구비하는 기판상에 다수개의 범프가 형성된 반도체 칩들을 실장하고, 이 반도체 칩의 범프들과 기판의 랜드패턴들을 접착시키고, 기판을 테스트 기판상에 탑재하여 번인 테스트를 실시하여, 범프가 형성되어 있는 반도체 칩들을 기판에서 분리하도록 히팅하여 격리시킨후, 번인 테스트를 거친 무결함의 노운 굿 다이를 이송수단에 의해 순차적으로 칩 캐리어로 이송함에 의해 노운 굿 다이를 제조할 수 있다. 따라서 반도체 제조 공정을 사용하여 웨이퍼에서 분리되어 범프가 형성된 다수개의 반도체 칩을 일괄적으로 전기적 및 번인 테스트를 실시하여 모든 테스트를 마친후 범프가 남아 있는 무결함의 베어칩인 노운 굳다이를 대량으로 제조할 수 있는 이점이 있다.

Description

테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 종래의 임시 패키징 방법을 이용한 노운 굿 다이 어레이 제조방법으로서, (가)는 테스트 하우징에 의해 제공된 노운 굿 다이 어레이의 단면도, (나)는 (가)의 노운 굿 다이 어레이의 본딩패드의 현미경 사진도,
제5도는 이 발명에 따른 노운 굿 다이 어레이용 테스트 소켓의 분리 사시도,
제6도는 제5도의 Ⅴ-Ⅴ'에 따른 단면도,
제7도는 이 발명에 따른 노운 굳 다이 제조 공정을 나타내는 단면도이다.

Claims (10)

  1. 테스트 소켓의 일측단에 의부의 번인 테스트 기판과 접속되는 외부 접촉단자들이 형성되어 있으며, 상기 외부 접촉단자와 일정간격으로 다수개의 금속배선이고 형성되어 있고, 상기 외부 접촉단자들과 금속배에 의해 연결되어 있은 적어도 하나 이상의 랜드패턴들이 형성되어 있는 기판과; 상기 기판의 중앙부에 형성된 랜드패턴의 상부에 실장되며 적어도 하나 이상의 범프가 형성된 다수개의 반도체 칩들을 구비하여 번인 테스트를 수행하는 테스트 소켓.
  2. 제1항에 있어서, 상기 기판이 플라스틱이나 세라믹중 어느 하나로 되어 있는 테스트 소켓.
  3. 제1항에 있어서, 상기 기판의 외부 접촉단자들을 제외한 부분이 정전기 방지용 보호 케이스에 의해 보호될 수 있는 테스트 소켓.
  4. 제3항에 있어서, 상기 케이스가, 정전기를 방지할 수 있는 저항이 낮은 금속이나 정전기 방지용 플라스틱 또는 정전기 방지재가 도포되어 있는 플라스틱중 임의의 군으로 선택되는 테스트 소켓.
  5. 기판의 중앙부에 일정간격으로 형성되어 있는 랜드패턴들과, 기판의 일측에 외부단자와 연결되도록 형성되어 있는 접촉단자들을 구비하는 기판상에 다수개의 범프가 형성된 반도체 칩들을 실장하는 공정과; 상기 공정후 반도체 칩의 범프들과 기판의 랜드패턴들을 접착시키는 공정과; 상기 공정후 기판을 테스트 기판상에 탑재하여 번인 테스트를 실시하는 공정과; 상기 공정후 범프가 형성되어 있는 반도체 칩들을 기판에서 분리하도록 히팅하여 격리시킨 후, 번인 테스트를 거친 무결함의 노운 굿 다이를 이송수단에 의해 순차적으로 칩 캐리어로 이송시키는 공정을 구비하는 노운 굿 다이 제조방법.
  6. 제5항에 있어서, 상기 반도체 칩들은 랜드패턴상에 리플로우 솔더링에 의해 실장되는 노운 굿 다이 제조방법.
  7. 제6항에 있어서, 상기 리플로우 솔더링은 랜드패턴상의 솔더패턴이 범프에 솔더링되도록 표면실장노에서 특정온도로 히팅하여 반도체 칩을 접착(attach)시키는 노운 굿 다이 제조방법.
  8. 제5항에 있어서, 상기 반도체 칩에 형성되어 있는 범프들은 기판에서 분리된 후에도 그대로 남아 있는 노운 굿 다이 제조방법.
  9. 제8항에 있어서, 상기 범프들을 멀티칩 모듈 제조공정시 범프전극으로 이용되는 노운 굿 다이 제조방법.
  10. 제5항에 있어서, 상기 이송수단은 흡입력을 갖는 진공 픽업 틀을 사용하는 노운 굿 다이 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930016782A 1993-08-27 1993-08-27 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 KR950012291B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930016782A KR950012291B1 (ko) 1993-08-27 1993-08-27 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
JP6201705A JPH07174818A (ja) 1993-08-27 1994-08-26 テストソケット及びそれを用いたｋｇｄの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930016782A KR950012291B1 (ko) 1993-08-27 1993-08-27 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법

Publications (2)

Publication Number Publication Date
KR950006471A true KR950006471A (ko) 1995-03-21
KR950012291B1 KR950012291B1 (ko) 1995-10-16

Family

ID=19362093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016782A KR950012291B1 (ko) 1993-08-27 1993-08-27 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법

Country Status (2)

Country Link
JP (1) JPH07174818A (ko)
KR (1) KR950012291B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930531B1 (ko) * 2009-08-20 2009-12-09 (주)에이피엘 메모리 실장 테스트장치에서의 솔더볼을 이용한 세라믹기판의 접착방법
KR20200130593A (ko) * 2019-05-10 2020-11-19 에스케이하이닉스 주식회사 플립 칩 패키지 제조방법 및 플립 칩 테스트 장치
KR102567546B1 (ko) * 2022-10-17 2023-08-17 주식회사 윌인스트루먼트 본딩 픽커, 이를 구비하는 본딩장치, 이를 이용한 본딩방법 및 리페어 방법

Also Published As

Publication number Publication date
KR950012291B1 (ko) 1995-10-16
JPH07174818A (ja) 1995-07-14

Similar Documents

Publication Publication Date Title
US4420767A (en) Thermally balanced leadless microelectronic circuit chip carrier
US6188127B1 (en) Semiconductor packing stack module and method of producing the same
US4437141A (en) High terminal count integrated circuit device package
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6208025B1 (en) Microelectronic component with rigid interposer
US6127833A (en) Test carrier for attaching a semiconductor device
US6214641B1 (en) Method of fabricating a multi-chip module
US6420681B1 (en) Method and process of contact to a heat softened solder ball array
US7282789B2 (en) Back-to-back semiconductor device assemblies
US3972062A (en) Mounting assemblies for a plurality of transistor integrated circuit chips
JP3410396B2 (ja) 高性能集積回路チップパッケージ
US5777382A (en) Plastic packaging for a surface mounted integrated circuit
KR100366747B1 (ko) 반도체 웨이퍼를 시험하는 방법
EP0862217A2 (en) Semiconductor device and semiconductor multi-chip module
US20100297802A1 (en) Solar cell assemblies and method of manufacturing solar cell assemblies
JPH0332914B2 (ko)
US6177722B1 (en) Leadless array package
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
GB2144907A (en) Mounting integrated circuit devices
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR950006471A (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
US6434817B1 (en) Method for joining an integrated circuit
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
KR100260276B1 (ko) 수직 리드 온칩 패키지
GB2174543A (en) Improved packaging of semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee