KR950005766Y1 - Apparatus for compensating image definition for vcr - Google Patents

Apparatus for compensating image definition for vcr Download PDF

Info

Publication number
KR950005766Y1
KR950005766Y1 KR2019890010829U KR890010829U KR950005766Y1 KR 950005766 Y1 KR950005766 Y1 KR 950005766Y1 KR 2019890010829 U KR2019890010829 U KR 2019890010829U KR 890010829 U KR890010829 U KR 890010829U KR 950005766 Y1 KR950005766 Y1 KR 950005766Y1
Authority
KR
South Korea
Prior art keywords
transistor
signal
resistor
picking
section
Prior art date
Application number
KR2019890010829U
Other languages
Korean (ko)
Other versions
KR910003606U (en
Inventor
전진규
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890010829U priority Critical patent/KR950005766Y1/en
Publication of KR910003606U publication Critical patent/KR910003606U/en
Application granted granted Critical
Publication of KR950005766Y1 publication Critical patent/KR950005766Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.No content.

Description

브이티알의 해상도 보상회로VTI's Resolution Compensation Circuit

제 1 도는 본 고안의 블록구성도.1 is a block diagram of the present invention.

제 2 도는 본 고안의 실시회로도.2 is an implementation circuit diagram of the present invention.

제 3 도는 종래의 블록구성도.3 is a conventional block diagram.

제 4 도는 종래의 실시회로도이다.4 is a conventional implementation circuit diagram.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 증폭부 2 : 피킹부1: amplification part 2: picking part

3 : 버퍼부 4 : 저역필터부3: buffer section 4: low pass filter section

R1∼R7 : 저항 Q1∼Q3 : 트랜지스터R1 to R7: resistors Q1 to Q3: transistors

C1∼C4 : 콘덴서 L1, L2 : 코일C1 to C4: condenser L1, L2: coil

본 고안은 브이티알의 해상도 보상회로, 보다 상세하게는 브이티알의 영상신호 처리회로에 있어서, 신호지연소자를 통과하면서 감소된 영상신호의 충실도 및 해상도를 보상하도록 한 브이티알의 해상도 보상회로에 관한 것이다.The present invention relates to a resolution compensation circuit of VTial, and more particularly, to a resolution compensation circuit of VRTal to compensate for the fidelity and resolution of a reduced video signal while passing through a signal delay element. will be.

종래에는 제 3 도 및 제 4 도에서 보는 바와 같이, 신호지연소자(11)에서 지연된 영상신호(VS)가 버퍼부(12)를 통해 저역필터부(13)에 인가되고, 이 저역필터부(13)에서 고주파성분의 노이즈를 제거한 다음 증폭부(14)에 인가되어 증폭되며, 상기 증폭부(14)를 통과한 영상신호는 피킹부(15)에 인가되어 일정 주파수대역을 강조하면서 신호의 이득을 증폭시킴으로써 상기 신호지연소자(11)에서 감소된 영상신호의 충실도 및 해상도를 보상한 후, 버퍼부(16)를 통해 영상처리회로(도시되지 않음)에 인가되도록 구성되어 있었다.In the related art, as shown in FIGS. 3 and 4, the image signal VS delayed by the signal delay element 11 is applied to the low pass filter 13 through the buffer 12 and the low pass filter ( 13) the noise of the high frequency component is removed and then amplified by being applied to the amplifier 14, and the image signal passing through the amplifier 14 is applied to the picking unit 15 to emphasize the predetermined frequency band while gaining the signal. By compensating for the fidelity and resolution of the video signal reduced in the signal delay element 11, and then applied to the image processing circuit (not shown) through the buffer unit 16.

본 고안은 위와 같은 문제점을 해결하기 위해 안출한 것으로, 그 목적은 간단한 회로구성과 저렴한 가격으로 영상신호의 해상도 및 충실도를 보상하는 해상도 보상회로를 제공하는데 있다.The present invention has been made to solve the above problems, and its object is to provide a resolution compensation circuit that compensates for the resolution and fidelity of a video signal with a simple circuit configuration and low cost.

상기와 같은 목적을 달성하기 위한 본 고안은, 신호지연소자를 통과한 영상신호를 위상반전하여 증폭하는 증폭부와, 이 증폭부의 출력신호의 일정 주파수 대역을 강조하여 이득을 증폭하는 피킹부와, 이 피킹부에 연결되어 그 출력신호에 가해지는 후단인 저역필터부의 간섭을 방지하기 위한 버퍼부와, 이 버퍼부의 출력신호에 포함된 고주파성분의 노이즈신호를 제거하는 저역필터부로 구성된 것을 특징으로 한다.The present invention for achieving the above object is an amplifier for phase-inverting and amplifying the video signal passed through the signal delay element, a peaking unit for amplifying a gain by emphasizing a predetermined frequency band of the output signal of the amplifier; And a low pass filter unit for preventing interference of the low pass filter unit, which is connected to the picking unit and applied to the output signal, and a low pass filter unit for removing a high frequency component noise signal included in the output signal of the buffer unit. .

이하, 본 고안의 실시예의 구성, 작용 및 효과를 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, the configuration, operation and effects of the embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 본 고안의 블록부성도로, 신호지연소자(5)를 통과하면서 지연된 영상신호(VS)를 위상반전하여 증폭하는 증폭부(1)와, 이 증폭된 영상신호의 위상을 다시 반전하는 동시에 상기 신호지연소자(5)에서 감소된 영상신호의 충실도 및 해상도를 보상하기 위해 일정 주파수대역을 강조하여 이득을 증폭하는 피킹부(2)와, 이 피킹부(2)에 연결되어 그 출력신호에 가해지는 후단인 저역필터부의 간섭을 방지하기 위한 버퍼부(3)와, 이 버퍼부의 출력신호에 포함된 고주파성분의 노이즈신호를 제거하는 저역필터부(4)로 구성된다.1 is a block diagram of the present invention, which amplifies and amplifies the delayed video signal VS while passing through the signal delay element 5, and inverts the phase of the amplified video signal again. In order to compensate for the fidelity and resolution of the video signal reduced in the signal delay element 5, a peaking unit 2 for amplifying a gain by emphasizing a predetermined frequency band, and connected to the peaking unit 2 to the output signal It consists of a buffer part 3 for preventing interference of the low pass filter part, which is applied to the rear end, and a low pass filter part 4 for removing noise signals of high frequency components included in the output signal of the buffer part.

제 2 도는 본 고안의 실시회로도로서, 증폭부(1)는 지연된 영상신호(VS)를 위상반전하여 증폭하는 저항(R1)(R2) 및 트랜지스터(Q1)로 구성되며, 상기 증폭부(1)의 트랜지스터(Q1)의 컬렉터단자에 연결되는 피킹부(2)는 상기 증폭부(1)의 출력신호의 위상을 재반전하면서 일정 주파수대역을 강조하여 이득을 증폭하는 트랜지스터(Q2) 및 저항(R3)(R4)과, 일단은 전원전압(Vcc)에 접속되며, 타단은 상기 트랜지스터(Q2)의 에미터 단자에 접속되는 직렬구성을 이루는 코일(L1), 콘덴서(C1) 및 저항(R5)으로 구성되어 있다.2 is an embodiment circuit diagram of the present invention, wherein the amplifier 1 includes a resistor R1 and a transistor Q1 for reversing and amplifying the delayed video signal VS. The picking unit 2 connected to the collector terminal of the transistor Q1 has a transistor Q2 and a resistor R3 that amplify a gain by emphasizing a predetermined frequency band while reversing the phase of the output signal of the amplifying unit 1. R4 and one end are connected to the power supply voltage Vcc, and the other end is connected to the coil L1, the capacitor C1, and the resistor R5 in series configuration connected to the emitter terminal of the transistor Q2. Consists of.

버퍼부(3)는 상기 피킹부(2)의 트랜지스터(Q2)의 컬렉터단자에 접속되는 트랜지스터(Q3)로 구성되며, 저역필터부(4)는 이 트랜지스터(Q3)의 에미터단자에 접속되어 상기 버퍼부(3)를 거친 출력신호의 고주파성분을 차단하는 저항(R6)(R7), 콘덴서(C2)(C3) 및 코일(L2)과, 직류차단용인 콘덴서(C4)로 구성되어 있다.The buffer section 3 is composed of a transistor Q3 connected to the collector terminal of the transistor Q2 of the picking section 2, and the low pass filter section 4 is connected to the emitter terminal of the transistor Q3. A resistor R6, R7, a capacitor C2, C3, a coil L2, and a capacitor C4 for DC blocking are provided.

이와 같이 구성되는 본 고안에 있어서, CCD IC 등의 신호지연소자(5)는 고주파의 클럭펄스에 의해 영상신호를 지연시키므로 이 영상신호의 충실도 및 해상도가 떨어지게 된다.In the present invention configured as described above, since the signal delay element 5 such as the CCD IC delays the video signal by a high frequency clock pulse, the fidelity and resolution of the video signal are degraded.

따라서, 이러한 충실도 및 해상도가 떨어진 영상신호(VS)는 증폭부(1)의 트랜지스터(Q1)의 베이스단자에 인가되어 위상이 반전되면서 이득이 증폭된 다음, 피킹부(2)의 트랜지스터(Q2)의 베이스단자에 인가된다.Accordingly, the image signal VS having such a low fidelity and resolution is applied to the base terminal of the transistor Q1 of the amplifier 1, the gain is amplified while the phase is inverted, and then the transistor Q2 of the peaking unit 2 Is applied to the base terminal of.

이에, 상기 피킹부(2)는 증폭부(1)에서 반전된 출력신호를 다시 반전하여 본래의 위상으로 환원시키며, 트랜지스터(Q2)의 에미터단자의 저항(R4)과 병렬연결된 코일(L1), 콘덴서(C2), 저항(R5)의 직렬 구성의 피킹회로에 의해서 설정된 일정 주파수 대역을 강조하여 이득을 보상함으로써 상기 신호지연소자(5)에서 떨어진 충실도 및 해상도를 실질적으로 보상하게 된다.Accordingly, the picking unit 2 inverts the output signal inverted by the amplifying unit 1 again and reduces it to its original phase, and the coil L1 connected in parallel with the resistor R4 of the emitter terminal of the transistor Q2. By compensating the gain by emphasizing a predetermined frequency band set by the picking circuit of the condenser C2 and the resistor R5, the fidelity and resolution dropped from the signal delay element 5 are substantially compensated.

이어서, 상기 피킹부(2)에서 출력된 영상신호는 버퍼부(3)의 트랜지스터(Q3)에 인가되는데, 이 트랜지스터(Q3)는 상기 피킹부(2)에 버퍼부(3)의 후단인 저역필터부(4)가 부하 효과 등의 간섭을 일으켜 소신호적인 바이어스에 영향을 미쳐 특성이 변화되는 것을 방지한다.Subsequently, the image signal output from the picking section 2 is applied to the transistor Q3 of the buffer section 3, which is the low end of the buffer section 3 to the picking section 2. The filter part 4 causes interference such as a load effect, affects small signal bias, and prevents the characteristic from changing.

또한, 상기 버퍼부(3)를 통과한 영상신호가 저역필터부(4)에 인가되면, 저항(R6)(R7), 콘덴서(C2)(C3) 및 코일(L2)로 된 저역필터는 상기 신호지연소자(5)에서 신호를 지연시키기 위해 사용하는 고주파의 클럭펄스가 영상신호에 포함되어 노이즈로 작용하는 것을 제거시켜 주기 위한 것인데, 고주파의 클럭펄스의 주파수가 영상신호보다 높은 주파수를 갖기 때문에 상기 저역필터에서 설정된 차단주파수 이상이 되는 클럭펄스 등의 노이즈 성분을 제거하게 된다.When the video signal passing through the buffer unit 3 is applied to the low pass filter unit 4, the low pass filter comprising resistors R6, R7, capacitors C2, C3, and coil L2 may be used. This is to remove the high frequency clock pulse which is used to delay the signal in the signal delay element 5 in the video signal and to act as noise. Since the frequency of the high frequency clock pulse has a higher frequency than the video signal. Noise components such as clock pulses that are equal to or greater than the cutoff frequency set by the low pass filter are removed.

이에, 상기 저역필터에서 출력된 영상신호는 직류차단용 콘덴서(C4)를 통해 직류성분이 제거된 후, 충실도 및 해상도를 보상한 지연영상신호(V0)로 영상처리회로(도시하지 않음)에 인가된다.Accordingly, the image signal output from the low pass filter is applied to the image processing circuit (not shown) as a delayed image signal V0 that compensates for fidelity and resolution after the DC component is removed through the DC blocking capacitor C4. do.

이와 같이 본 고안은 간단한 회로구성으로 신호지연소자에서 감소된 해상도 및 충실도를 보상할 수 있어 제품의 원가절감의 효과를 갖는 유용한 고안이다.As such, the present invention can compensate for the reduced resolution and fidelity in the signal delay element with a simple circuit configuration, which is a useful design having the effect of reducing the cost of the product.

Claims (1)

신호지연소자(5)에서 출력되는 영상신호(VS)의 위상을 반전하여 이득을 증폭하는 트랜지스터(Q1)와 저항(R1)(R2)으로 된 증폭부(1) ; 상기 트랜지스터(Q1)의 컬렉터 단자에 연결되어 증폭된 출력신호의 위상을 재반전하고 일정 주파수대역을 강조하여 이득을 증폭하는 트랜지스터(Q2)와, 이 트랜지스터(Q2)의 에미터단자에 연결된 저항(R4)과 직렬구성을 이루는 코일(L1), 콘덴서(C2) 및 저항(R5)으로 이루어진 피킹부(2) ; 이 피킹부(2)의 트랜지스터(Q2)의 컬렉터단자에 연결되어 상기 피킹부(2)의 출력신호에 가해지는 간섭을 방지하기 위해 트랜지스터(Q3)로 된 버퍼부(3) ; 이 버퍼부(3)의 트랜지스터(Q3)의 에미터단자에 연결되어 버퍼부(3)에서 출력되는 신호에 포함된 고주파성분의 노이즈신호를 제거하는 저항(R6)(R7), 콘덴서(C2)(C3), 코일(L2)과 직류차단용 콘덴서(C4)로 된 저역필터부(4)를 포함하여 구성된 것을 특징으로 하는 브이티알의 해상도 보상회로.An amplifier 1 comprising transistors Q1 and resistors R1 and R2 that invert the phase of the image signal VS output from the signal delay element 5 and amplify the gain; A transistor Q2 connected to the collector terminal of the transistor Q1 to invert the phase of the amplified output signal and amplifying a gain by emphasizing a predetermined frequency band, and a resistor connected to the emitter terminal of the transistor Q2; A picking part 2 composed of a coil L1, a capacitor C2, and a resistor R5 in series with R4; A buffer section 3, which is connected to the collector terminal of the transistor Q2 of the picking section 2 and is made of a transistor Q3 to prevent interference applied to the output signal of the picking section 2; Resistor R6, R7 and capacitor C2, which are connected to the emitter terminal of transistor Q3 of this buffer section 3 and remove noise signals of high frequency components included in the signal output from buffer section 3; (C3), a low pass filter (4) comprising a coil (L2) and a DC blocking capacitor (C4).
KR2019890010829U 1989-07-25 1989-07-25 Apparatus for compensating image definition for vcr KR950005766Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890010829U KR950005766Y1 (en) 1989-07-25 1989-07-25 Apparatus for compensating image definition for vcr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890010829U KR950005766Y1 (en) 1989-07-25 1989-07-25 Apparatus for compensating image definition for vcr

Publications (2)

Publication Number Publication Date
KR910003606U KR910003606U (en) 1991-02-27
KR950005766Y1 true KR950005766Y1 (en) 1995-07-20

Family

ID=19288556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890010829U KR950005766Y1 (en) 1989-07-25 1989-07-25 Apparatus for compensating image definition for vcr

Country Status (1)

Country Link
KR (1) KR950005766Y1 (en)

Also Published As

Publication number Publication date
KR910003606U (en) 1991-02-27

Similar Documents

Publication Publication Date Title
JP3413664B2 (en) Charge transfer device
CA1161548A (en) Signal pick-up circuit
US5801555A (en) Correlative double sampling (CDS) device
KR950005766Y1 (en) Apparatus for compensating image definition for vcr
KR910009055A (en) Video signal noise reduction circuit
US4082996A (en) Video amplifier including an a-c coupled voltage follower output stage
JP3069373B2 (en) Driving method of solid-state imaging device
US7436442B2 (en) Low light sensor signal to noise improvement
JP3024714B2 (en) Limiter amplifier
JPS6362476A (en) Circuit for reducing noise depending upon signal level
US5508646A (en) Controlled feedback charge-to-voltage converter
JPH06150685A (en) Sample-hold circuit
KR950005041B1 (en) Image signal wave form set-form circuit
JP3030977B2 (en) Multiplier
KR0122899Y1 (en) Preposition amplifying circuit having automatic gain control
GB1603391A (en) Noise elimination circuits
KR200217783Y1 (en) IF amplifier for TV
KR910000541Y1 (en) Video signal noise pulse eleminating crt
KR950007273A (en) Broadband Automatic Gain Control System for European Stereo
KR940006172B1 (en) Image signal inter-frequency processing system
KR960004406Y1 (en) Satellite receiver
KR900001422Y1 (en) Pop noise reduction circuit
RU1814189C (en) Amplifier
KR950001174Y1 (en) Image signal distortion compensation circuit
JP2632428B2 (en) Line correlation noise cancellation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040629

Year of fee payment: 10

EXPY Expiration of term