KR950001174Y1

KR950001174Y1 - Image signal distortion compensation circuit

Info

Publication number: KR950001174Y1
Application number: KR2019890005536U
Authority: KR
Inventors: 황정환
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1989-04-29
Filing date: 1989-04-29
Publication date: 1995-02-24
Also published as: KR900019523U

Abstract

내용 없음.No content.

Description

Image signal distortion compensation circuit

제1도는 종래의 화상신호 찌그러짐 보상회로도.1 is a conventional image signal distortion compensation circuit diagram.

제2도는 종래회로에 따른 파형도.2 is a waveform diagram according to a conventional circuit.

제3도는 본 고안에 따른 화상신호 찌그러짐 보상회로도.3 is an image signal distortion compensation circuit diagram according to the present invention.

제4도는 본 고안에 따른 각부 파형도.4 is a waveform diagram of each part according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

가 : 신호입력부 나 : 전류 조절 회로부A: Signal input part B: Current control circuit part

다 : 고주파 레벨차 디텍트부 라 : 신호 출력부C: High frequency level difference detection part D: Signal output part

마 : 신호 보상 회로부 Q1~Q20 : 트랜지스터E: Signal Compensation Circuit Q1 ~ Q20: Transistor

R1~R19 : 저항 C1, C2 : 콘덴서R1 ~ R19: Resistor C1, C2: Capacitor

VR : 가변전원VR: Variable Power

본 고안은 화면 제어에 관한 것으로 특히 다중제어방식을 통해 VCR녹화 재생벽의 찌그러진 화면을 보상하기에 적당하도록한 화상신호 찌그러짐 보상회로에 관한 것이다.The present invention relates to screen control, and more particularly, to an image signal distortion compensation circuit, which is adapted to compensate for a distorted screen of a VCR recording reproduction wall through a multiple control method.

종래의 화상 제어회로는 제1도에서 보는 바와같이 입력된 비디오 휘도신호(Y)는 직접 가산기(A)의 '＋'단자로 인가되는 동시에 저항(R2), 콘덴서(C)의 로우패스필터(B)를 거쳐서 가산가(A)의 '-'단자로 인가되어 두신호의 차이만큼 보상되는데 외부에서 바이어스를 조절하여 이 크기를 조절하였다.In the conventional image control circuit, as shown in FIG. 1, the input video luminance signal Y is directly applied to the '+' terminal of the adder A and at the same time the low pass filter of the resistor R2 and the condenser C. It is applied to the '-' terminal of the adder (A) through B) and compensated by the difference of the two signals.

즉 가산기(A)의 '＋'단자에는 제2도 ①번 파형과 같은 비디오 입력신호가 그대로 인가되고 가산기(B)의 '-'단자에는 로우패스필터(B)에 의해 필터링되어 제2도 ②번 파형과 같이 고주파 부분이 깎인 파가 입력되어 가산기(A)에서 그차이 만큼 증폭되어 Vout 출력된다.That is, the video input signal such as the waveform of Fig. 2 ① is applied to the '+' terminal of the adder A as it is, and the low-pass filter B is filtered to the '-' terminal of the adder B. A wave whose high frequency is cut off is input like the burn wave, and is amplified by the difference in the adder A and outputted Vout.

이 Vout을 원래 시그날과 더하여 고주파의 찌그러진 부분을 보상한다.This Vout is added to the original signal to compensate for the high frequency distortion.

즉 제2도에서 ①번 파와 ②번파의 차이인 빗금부분이 디프(dift) 입력되어 Vout으로 출력된다.That is, in FIG. 2, the hatched portion, which is the difference between the wave ① and the wave ②, is inputted to the Vout.

그런데 바이어스를 조정하는 부분이 현단계에서 IC 집적화되기 곤란하고 또 종래 기술 장치는 단순히 입력차이를 증폭하여 더해줌으로써 원래의 휘도(Y)신호가 고르게 되지 않는 문제가 있고 또한 고주파 피크(peak)가 들어올때는 이를 반대로 죽여주게 구성되어야하는데 종래 회로에서는 다르게 설계된 장치를 다시 거쳐야 하는 번거로움이 있었다.However, the bias adjusting part is difficult to integrate IC at this stage, and the prior art device has a problem that the original luminance (Y) signal is not even by simply amplifying the input difference and adding a high frequency peak. When it is configured to kill it in reverse, the conventional circuit has had to go through differently designed devices again.

본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.The present invention has been devised to solve these disadvantages and will be described in detail with reference to the accompanying drawings.

먼저 제3도에서 그 구성을 보면, 비디오 휘도신호(Y)입력은 트랜지스터(Q19, Q11)의 베이스로 공통입력(노드1)되고 트랜지스터(Q19, Q18)의 콜렉터는 전원(Vcc)와 연결되고 트랜지스터(Q18)의 베이스에는 바이어스 전압(V1)이 인가되며 트랜지스터(Q18, Q19)의 에미터는 접속되어 트랜지스터(Q20)의 콜렉터와 저항(R5, R6)의 일측 접속단과 공통 접속(노드2)되고 바이어스 전압(V2)은 트랜지스터(Q20, Q7, Q8, Q13, Q14, Q16)의 베이스단으로 동시 인가되며 트랜지스터터(Q20, Q7, Q8, Q13, Q14, Q17)의 각 에미터는 각각 저항(R18, R9, R19, R14~16)을 거쳐 접지로 연결되고 저항(R5)의 다른 한측단(노드3)은 트랜지스터(Q5)의 베이스와 연결되는 동시에 콘덴서(C1)를 거쳐 접지로 연결되고 저항(R6)의 다른 한측단은 트랜지스터(Q6)의 베이스(노드4)와 연결되며 트랜지스터(Q5, Q6)의 각 에미터는 저항(R8)과 공통으로 연결되는 동시에 트랜지스터(Q7, Q8)의 각 콜렉터와 연결되고, 트랜지스터(Q5)의 콜렉터는 트랜지스터(Q1, Q2)의 에미터 접속단과 연결되고 트랜지스터(Q6)의 콜렉터는 트랜지스터(Q3, Q4)의 에미터 접속단과 연결되고 트랜지스터(Q1)의 베이스(노드6)는 저항(R3)과 연결되는 동시에 트랜지스터(Q4)의 베이스와 연결되며 트랜지스터(Q2, Q3)의 베이스는 접속되어(노드7) 저항(R19)와 연결도는 동시에 저항(R4)과 연결되고 저항(R19)의 다른 일측은 콘덴서(C2)와 가변전원(V_R)에 의해 접지되고 저항(R4)의 다른 일측은 저항(R3)의 나머지 일측과 연결되는 동시에 저항(R1)을 거쳐서는 Vcc전원과, 저항(R2)을 거쳐서는 접지로 연결되고, 트랜지스터(Q2, Q4)의 콜렉터는 Vcc전원과 연결되며 트랜지스터(Q1, Q3)의 콜렉터는 트랜지스터(Q9)의 베이스(노드5)로 연결되는 동시에 저항(R7)을 거쳐 Vcc 전원과 연결된다.First, as shown in FIG. 3, the video luminance signal (Y) input is the common input (node 1) to the base of the transistors Q19 and Q11, and the collectors of the transistors Q19 and Q18 are connected to the power supply Vcc. The bias voltage V1 is applied to the base of the transistor Q18, and the emitters of the transistors Q18 and Q19 are connected to each other and connected in common with the collector terminal of the transistor Q20 and one connection terminal of the resistors R5 and R6 (node 2). The bias voltage V2 is simultaneously applied to the base ends of the transistors Q20, Q7, Q8, Q13, Q14, and Q16, and each emitter of the transistors Q20, Q7, Q8, Q13, Q14, and Q17 is each resistor R18. , R9, R19, R14-16 are connected to ground, and the other end of node R5 (node 3) is connected to the base of transistor Q5 and at the same time via capacitor C1 to ground and resistor ( The other end of R6 is connected to the base (node 4) of transistor Q6 and each emitter of transistors Q5 and Q6 has a resistor R8. Is connected in common with each collector of transistors Q7 and Q8, the collector of transistor Q5 is connected to the emitter connection terminals of transistors Q1 and Q2 and the collector of transistor Q6 is connected to transistor Q3. Is connected to the emitter connection terminal of Q4, the base of the transistor Q1 (node 6) is connected to the resistor R3 and to the base of the transistor Q4, and the base of the transistors Q2 and Q3 is connected ( Node 7) The connection with the resistor R19 is simultaneously connected with the resistor R4, the other side of the resistor R19 is grounded by the capacitor C2 and the variable power supply V _R and the other side of the resistor R4 is It is connected to the other side of the resistor (R3) and at the same time connected to the Vcc power supply through the resistor (R1), through the resistor (R2), the collector of the transistors (Q2, Q4) is connected to the Vcc power supply and the transistor ( The collectors of Q1 and Q3 are connected to the base (node 5) of transistor Q9 It is connected to the Vcc power supply via a resistor (R7).

트랜지스터(Q9, Q10)의 콜렉터는 Vcc전원과 연결되고 트랜지스터(Q10)의 베이스로는 바이어스 전압(V4)이 인가되고 트랜지스터(Q9, Q10)의 에미터는 접속되어 저항(R11)과 연결되고 트랜지스터(Q11)의 콜렉터는 Vcc전원과 연결되고 트랜지스터(Q12)의 콜렉터는 Vout출력이 되는 동시에 트랜지스터(Q15)의 콜렉터와 저항(R17)을 통하여 Vcc 전원에 동시 연결되고 트랜지스터(Q12)의 베이스에는 바이어스 전압(V3)이 인가되며 트랜지스터(Q11, Q12)의 에미터는 저항(R12)과 공통 연결되는 동시에 트랜지스터(Q11) 에미터는 저항(R13)을 거쳐 트랜지스터(Q13)의 콜렉터와 트랜지스터(Q16)의 베이스와 동시 연결되고 트랜지스터(Q12)의 에미터는 트랜지스터(Q15)의 베이스와 저항(R11)의 한측단 및 트랜지스터(Q14)의 콜렉터와 동시 연결되고 트랜지스터(Q16)의 콜렉터는 Vcc전원과 연결되고 트랜지스터(Q15, Q16)의 에미터는 접속되어 트랜지스터(Q17)의 콜렉터와 연결된다.The collectors of transistors Q9 and Q10 are connected to a Vcc power supply, a bias voltage V4 is applied to the base of transistor Q10, and the emitters of transistors Q9 and Q10 are connected to a resistor R11 and connected to a transistor ( The collector of Q11) is connected to the Vcc power supply and the collector of the transistor Q12 becomes the Vout output and simultaneously connected to the Vcc power supply through the collector and resistor R17 of the transistor Q15 and the bias voltage at the base of the transistor Q12. V3 is applied and the emitters of transistors Q11 and Q12 are commonly connected to resistor R12, while the emitters of transistor Q11 pass through resistor R13 and the collector of transistor Q13 and the base of transistor Q16 and The emitter of transistor Q12 is simultaneously connected to the base of transistor Q15 and one end of resistor R11 and to the collector of transistor Q14 and the collector of transistor Q16 is connected to the Vcc power supply and Register is connected to the emitter (Q15, Q16) is connected to the collector of the transistor (Q17).

상기 구성에서 트랜지스터(Q18~Q20)와 저항(R18)으로 구성된 부분은 입력 비디오 휘도신호(Y)에서 바이어스 전압(V1)에 의해 잡힌 전압에 따라 어떤 일정레벨 이하를 컷-오프시켜 트랜지스터(Q5, Q6)의 베이스로 신호를 전달하는 기능을 전달하는 신호입력부(가)이고 저항(R1~R4, R19), 콘덴서(C2), 가변전원(V_R)로 구성된 부분은 인가된 가변전원(V_R)에 의하여 트랜지스터(Q1, Q4)와 (Q2, Q3)의 바이어스에 차등을 두어 트랜지스터(Q5, Q6)의 콜렉터 전류를 조절하는 전류조절회로부(나)이고 트랜지스터(Q1~Q8), 저항(R5~R10), 콘덴서(C1)로 구성된 회로는 고주파 레벨의 차이를 디텍트하는 고주파 레벨차 디텍트부(다)이며 트랜지스터(Q11~Q14), 저항(R11~R15, R17)으로 구성된 회로는 원래의 입력 휘도신호(Y)와 고주파 부분의 차등에 의해 발생된 신호를 합하여 증폭해서 출력하는 신호 출력부(라)이며 트랜지스터(Q15~Q17)과 저항(R16)으로 구성된 부분은 (나)(다)회로에서의 출력과 원래 입력 휘도신호(Y)와의 보상을 한번더 해주기 위한 신호보상회로부(마)이다.In the above configuration, the portion composed of the transistors Q18 to Q20 and the resistor R18 cuts off a predetermined level or less in accordance with the voltage caught by the bias voltage V1 in the input video luminance signal Y so that the transistor Q5, Q6) is a signal input unit (A) which transmits a function of transmitting a signal to the base, and a part consisting of resistors R1 to R4 and R19, capacitor C2, and variable power supply V _R is applied to the variable power supply V _R. Current control circuit section (b) for adjusting the collector current of transistors Q5 and Q6 by differentially biasing the biases of transistors Q1 and Q4 and Q2 and Q3, and transistors Q1 to Q8 and resistor R5. The circuit composed of ˜R10 and the capacitor C1 is a high frequency level difference detecting part (C) which detects a difference in the high frequency level, and the circuit composed of transistors Q11 to Q14 and resistors R11 to R15 and R17 is originally To amplify and output the sum of the input luminance signal (Y) and the signal generated by the difference The output part (d) and the part consisting of transistors (Q15 to Q17) and resistor (R16) are (b) a signal compensation circuit part for compensating the output of the circuit and the original input luminance signal (Y) once more ( E)

상기 구성회로의 동작 상태를 설명하면 다음과 같다.The operation state of the configuration circuit will be described below.

입력된 비디오 휘도신호가 그대로 트랜지스터(Q19)의 베이스로(노드1) 인가되어 트랜지스터(Q18)의 베이스 전위(V1)에 따라 일정레벨 이하가 클램핑되고 클램핑된 노드2의 파형은 트랜지스터(Q6)의 베이스(노드4)로는 그대로 인가되고 트랜지스터(Q5)의 베이스(노드3)로는 저항(R5), 콘덴서(C1)의 로우 패스필터에 의해 필터링된 파형이 인가된다.The input video luminance signal is applied to the base of the transistor Q19 (node 1) as it is and clamped below a predetermined level according to the base potential V1 of the transistor Q18. The waveform is applied as it is to the base (node 4) and is filtered by the resistor R5 and the low pass filter of the capacitor C1 to the base (node 3) of the transistor Q5.

이때 가변전원(V_R)에 의해 노드6과 노드7의 바이어스를 다르게 잡는다.At this time, the bias of node 6 and node 7 is set differently by the variable power supply (V _R ).

따라서 트랜지스터(Q5, Q6)의 입력파에 차등이 생기면 트랜지스터(Q5, Q6)의 콜렉터 전류(IC)가 다르게 되고, 이때 트랜지스터(Q5)의 콜렉터 전류(IC)는 트랜지스터(Q1, Q2)로 부터 뽑는 전류이고, 트랜지스터(Q6)의 콜렉터 전류(IC)는 트랜지스터(Q3, Q4)에 의해 뽑는 전류이므로 노드6과 노드7의 바이어스가 다르면 노드5의 출력이 달라진다.Therefore, when a difference occurs in the input waves of the transistors Q5 and Q6, the collector current IC of the transistors Q5 and Q6 is different, and the collector current IC of the transistor Q5 is from the transistors Q1 and Q2. Since the collector current IC of the transistor Q6 is the current drawn by the transistors Q3 and Q4, the output of the node 5 is different when the bias between the node 6 and the node 7 is different.

즉 노드6의 바이어스 전위가 노드7의 바이어스 전위보다 클경우에는 노드5에 제4도 (a)의 ⑤같은 파형이 출력되고 노드6의 바이어스 전위가 노드7의 바이어스 전위보다 작을 경우에는 노드5에 제4도 (b) ⑤와 같은 파형이 출력된다.That is, when the bias potential of node 6 is greater than the bias potential of node 7, a waveform like ⑤ of FIG. 4 (a) is outputted to node 5, and when node 6's bias potential is smaller than node 7's bias potential, The waveform shown in Fig. 4 (b) 5 is output.

따라서 가변전원(V_R)을 조정함으로써 노드3과 노드4 입력파형의 차이를 양ㆍ음으로 다르게 뽑아낼 수 있다.Therefore, by adjusting the variable power supply V _R , the difference between the node 3 and the node 4 input waveforms can be extracted differently from the positive to the negative.

상기와 같이 출력된 제4도의 (a)(b)의 ⑤파형은 트랜지스터(Q9)를 거쳐 트랜지스터(Q5)의 베이스를 입력되어 원래의 비디오 휘도신호(Y)가 그대로 입력된 트랜지스터(Q11)의 베이스 파형과 합쳐져서 Vout으로 최종출력된다.As shown in (a) and (b) of FIG. 4, the ⑤ waveform of FIG. 4 (a) and (b) of FIG. 4 is input through the base of transistor Q5 through transistor Q9, and the original video luminance signal Y is input as it is. It is combined with the base waveform and finally output to Vout.

이와같이 가변전원(V_R)을 조정하여 화상이 ‘로우’로 찌그러지는 것과 아울러 ‘하이’로 찌그러지는 것도 동시에 조절가능한다.In this way, by adjusting the variable power supply (V _R ), the image is not only distorted to 'low' but also to 'high' is also adjustable at the same time.

이때의 최종 출력 파형은 제5도와 같다.The final output waveform at this time is shown in FIG.

제4도의 (a)는 노드6의 전압이 노드7의 전압보다 클경우의 파형도이고 제5도 (b)는 노드6의 저압이 노드7의 전압보다 작을 경우의 파형도이다.(A) of FIG. 4 is a waveform diagram when the voltage of node 6 is larger than the voltage of node 7. FIG. 5 (b) is a waveform diagram when the low voltage of node 6 is smaller than the voltage of node 7. FIG.

따라서 본 고안은 비디오 신호 처리계에서 녹화후 재생시에 찌그러지는 부분을 보상하기 위해 본 고안을 응용하여 휘도처리 신호용 IC에 내장함으로서 간단히 화상제어가 가능하고 IC 집적화되어 부품감소가 큰 효과가 있다.Therefore, the present invention is applied to the luminance processing signal IC by applying the present invention to compensate for the distortion during recording and playback in the video signal processing system, so that the image control is simple and the IC is integrated, thereby reducing the parts.

Claims

A signal input part composed of transistors Q18 to Q20 and a resistor R18 to cut-off a predetermined level or less of the input video luminance signal according to the bias voltage V1 to transfer the signal to the bases of the transistors Q5 and Q6 ( A), resistors R1 to R4 and R19, capacitors C2, and variable power supply V _R to differentially bias the bias voltages of transistors Q1 and Q4 Q2 and Q3 to transistors Q5 and Q6. The high frequency level difference detecting part which detects the difference of a high frequency level by consisting of the current regulation circuit part (b) which adjusts the collector current of the (), transistors Q1-Q8, resistors R5-R10, and capacitor | condenser C1. (C) and transistors Q11 to Q14 and resistors R11 to R15 and R17, and outputs the amplified signal output of the high frequency level difference detection unit C through the transistor Q9. And (d) and transistors (Q15 to Q17) to output the high frequency level difference detecting section (C) and the original input luminance signal. (Y) to the image signal distortion compensation circuit, characterized in that configured and a signal compensation circuit (E), which rolled again to compensate for.