KR950004211Y1 - Dram module - Google Patents
Dram module Download PDFInfo
- Publication number
- KR950004211Y1 KR950004211Y1 KR92016030U KR920016030U KR950004211Y1 KR 950004211 Y1 KR950004211 Y1 KR 950004211Y1 KR 92016030 U KR92016030 U KR 92016030U KR 920016030 U KR920016030 U KR 920016030U KR 950004211 Y1 KR950004211 Y1 KR 950004211Y1
- Authority
- KR
- South Korea
- Prior art keywords
- module
- chip
- dram
- substrate
- chips
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래 일반적으로 알려지고 있는 디램 모듈의 일례를 보이는 것으로, 싱글 인-라인 멀티 칩 모듈(SIMM : Single In-Line Multi-Chip Module)의 평면도.FIG. 1 shows an example of a DRAM module generally known in the art, and is a plan view of a single in-line multi-chip module (SIMM).
제2도의 제2(a)도, 제2(b)도는 본 고안 디램 모듈(DRAM Module)을 설명하기 위한 도면으로서, 제2(a)도는 본 고안 디램모듈에 사용되는 모듈 칩의 본드패드(Bond Pad)배열 예를 보인 부분 확대 평면도, 제2(b)도는 본 고안 디램 모듈의 구조를 보인 내부 투시 평면도.2 (a) and 2 (b) are diagrams for explaining a DRAM module of the present invention. FIG. 2 (a) is a bond pad of a module chip used in the DRAM module of the present invention. Bond Pad) Partially enlarged plan view showing an example of the arrangement, Figure 2 (b) is an internal perspective plan view showing the structure of the DRAM module of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 모듈칩 11a : 디램칩11: module chip 11a: DRAM chip
11b : 본드패드 12 : 모듈기판11b: bond pad 12: module substrate
12a : 연결단자 13 : 금속와이어12a: connection terminal 13: metal wire
14 : 밀봉수지14: sealing resin
본 고안의 다수의 디램칩(DRAM Chip)을 웨이퍼(Wafer) 상태에서 하나의 모듈칩(Module Chip)으로 모듈화하여 베어칩(Bare Chip) 상태로 모듈기판(Board)에 부착하고, 모듈기판의 도전패턴과 모듈칩을 전기적으로 연결함과 아울러 상기 모듈칩을 포함하는 일정면적을 밀봉수지로 인캡슐레이션(Encapsulation)하여 구성함을 특징으로 하는 디램 모듈에 관한 것으로, 특히 디램 모듈 제조상의 번거로움 및 어려움을 해소하도록 한 디램모듈에 관한 것이다.A plurality of DRAM chips of the present invention are modularized into a single module chip in a wafer state and attached to a module board in a bare chip state, and the conductivity of the module substrate is changed. The present invention relates to a DRAM module comprising electrically connecting a pattern and a module chip, and encapsulating a predetermined area including the module chip with a sealing resin. It relates to a DRAM module to solve the difficulties.
일반적으로 디램 모듈은 소정크기의 모듈용 기판에 다수개의 반도체 패키지를 상호 연결되게 부착하여 메모리(Memory) 용량을 확장시킨킨다든지 하는 특별히 요구하는 기능을 만족하도록 구성하는 것으로, 그 가장 대표적인 것이 싱글 인-라인 멀티 칩 모듈(SIMM)이며, 이러한 일반적인 싱글 인-라인 멀티 칩 모듈이 제1도에 도시되어 있다.Generally, the DRAM module is configured to satisfy a specially demanded function such as expanding a memory capacity by attaching a plurality of semiconductor packages to a module board of a predetermined size to be interconnected. The most representative one is a single in A line multi-chip module (SIMM), such a typical single in-line multi chip module is shown in FIG.
도면은 일반적인 싱글 인-라인 멀티 칩 모듈의 평면도를 나타낸 것으로, 도면에서 1은 반도체 패키지를 보인 것이고, 2는 모듈용 기판을 보인 것이다.The figure shows a plan view of a typical single in-line multi-chip module, in which 1 shows a semiconductor package and 2 shows a module substrate.
도면에 도시되어 있는 바와같이, 일반적인 싱글 인-라인 멀티칩 모듈은 다수개(도시예에서는 9개)의 반도체 패키지(1)가 소정크기의 모듈용 기판(2)에 일정간격으로 배열 부착된 구조로 되어있고, 상기 모듈용기판(2)에는 칩(1)의 동작신호를 전달하기 위한 도전패턴(도시되지 않음) 및 그 동작신호를 외부로 전달하기 위한 다수개의 연결단자(2a)가 형성되어 있는 바, 상기 연결단자(2a)들은 기판(2)의 일측변부에 일정가격으로 배열되어 기판의 소켓(도시되지 않음)에 접속되도록 되어있다.As shown in the figure, a general single in-line multichip module has a structure in which a plurality of semiconductor packages 1 (9 in the illustrated example) are arranged and attached to the module substrate 2 of a predetermined size at regular intervals. The module substrate 2 has a conductive pattern (not shown) for transmitting an operation signal of the chip 1 and a plurality of connection terminals 2a for transmitting the operation signal to the outside. As such, the connection terminals 2a are arranged at one side portion of the substrate 2 at a predetermined price so as to be connected to a socket (not shown) of the substrate.
이와같이 구성된 일반적인 싱글 인-라인 멀티 칩 모듈을 제조함에 있어서는, 별도의 패키지 제조공정에 의해 제작된 다수개의 반도체 패키지(1)를 소정크기의 모듈용 기판(2)에 원하는 구성비로 조합, 부착하여 제조하게 된다.In manufacturing a general single in-line multi-chip module configured as described above, a plurality of semiconductor packages 1 manufactured by a separate package manufacturing process are manufactured by combining and attaching a plurality of semiconductor packages 1 to a module substrate 2 of a predetermined size in a desired configuration ratio. Done.
그러나, 상기한 바와같은 일반적인 싱글 인-라인 멀티 칩 모듈은 그 제조시, 여러개의 같은 디램을 개별로 패키지 하여야 하고, 이들 개별 패키지(1)를 상호 연결하기 위해 모듈용 기판(2)에 매우 복잡한 도전패턴을 형성해야 하며, 모듈용 기판(2)에 패키지(1)를 부착함에 있어서 상당한 주의를 기울여야 하는 등, 디램 모듈 제조상의 번거로움 및 어려움이 있는 것이었다.However, a general single in-line multi-chip module as described above, in its manufacture, must package several identical DRAMs separately, and is very complicated on the module substrate 2 to interconnect these individual packages 1. The conductive pattern has to be formed and a great deal of care has to be taken in attaching the package 1 to the module substrate 2.
이를 감안하여 안출한 본 고안의 목적은 디램 모듈 제조상의 번거로움 및 어려움을 해소하고, 모듈기판의 복잡한 도전패턴의 구조를 보다 간소화하며, 모듈의 박형화에 기여하는 새로운 타입의 디램 모듈을 제공함에 있다.In view of this, the object of the present invention is to provide a new type of DRAM module that eliminates the hassle and difficulty in manufacturing a DRAM module, further simplifies the structure of the complex conductive pattern of the module substrate, and contributes to the thinning of the module. .
상기와 같은 본 고안의 목적을 달성하기 위하여 다수개의 디램칩들이 서로 연결됨과 아울러 그 디램칩들의 전방에 다수개의 신호 외부 연결단자용 본드패드가 배열되어 모듈화된 모듈칩과, 상기 모듈칩이 베어칩 상태로 부착되며 칩의 동작신호전달용 도전패턴 및 다수의 연결단자를 가지는 소정크기의 모듈기판과, 상기 모듈칩의 본드패드와 모듈기판의 도전패턴을 전기적으로 접속연결시키기 위한 다수의 금속와이어와, 상기 금속와이어와 모듈칩을 포함하는 일정면적을 인캡슐레이션시키기 위한 밀봉수지를 구비하여 구성함을 특징으로 하는 디램모듈이 제공된다.In order to achieve the above object of the present invention, a plurality of DRAM chips are connected to each other and a plurality of bond pads for signal external connection terminals are arranged in front of the DRAM chips, and the module chips are bare chips. And a plurality of metal wires attached in a state and having a predetermined size of a module substrate having a conductive pattern for transmitting a signal of operation of a chip and a plurality of connection terminals, and electrically connecting a conductive pattern of a bond pad of the module chip to a module substrate. The DRAM module is provided with a sealing resin for encapsulating a predetermined area including the metal wire and the module chip.
이와같은 본 고안에 의한 디램 모듈은 기본 개별 디램칩 제조공정에는 큰 변화가 없으면서 각 디램칩을 메탈로 연결하여 모듈화 시킴으로써 개별 디램칩의 본드패드가 제거되어 칩의 크기를 줄일 수 있다는 효과가 있고, 개별칩의 패키지가 필요없게 되므로 개별 패키지 제조공정이 제거될 뿐만아니라 하나의 베어칩 상태로 모듈기판에 부착되므로 디램 모듈을 보다 용이하게 어려움없이 구성할 수 있다는 효과가 있으며, 또한 모듈기판의 복잡한 도전패턴의 구조를 보다 간소화시킬 수 있을 뿐만아니라 모듈칩을 모듈기판에 베어칩 상태로 부착하여 이를 인캡슐레이션 시킴으로써 모듈기판을 보다 박형화할 수 있다는 등의 여러 효과가 있다.The DRAM module according to the present invention has the effect of reducing the size of the chip by eliminating the bond pads of individual DRAM chips by connecting each DRAM chip with a metal and modularizing them without major changes in the basic individual DRAM chip manufacturing process. Since the package of individual chips is not necessary, not only the individual package manufacturing process is removed but also attached to the module substrate in the state of one bare chip, the DRAM module can be easily configured without difficulty, and also the complex challenge of the module substrate In addition to simplifying the structure of the pattern, the module chip is attached to the module substrate in a bare chip state and encapsulated so that the module substrate can be made thinner.
이하, 상기한 바와같은 본 고안에 의한 디램 모듈을 첨부도면에 도시한 실시예를 따라서 보다 상세히 설명한다.Hereinafter, the DRAM module according to the present invention as described above will be described in more detail according to an embodiment shown in the accompanying drawings.
제2도의 제2(a)도, 제2(b)도는 본 고안에 의한 디램 모듈을 설명하기 위한 도면으로서, 제2(a)도는 본 고안 디램 모듈에 사용되는 모듈칩의 본드패드 배열 예를 보인 부분 확대 평면도이고, 제2(b)도는 본 고안 디램 모듈의 구조를 보인 내부 투시 평면도를 도시한 것이다.2 (a) and 2 (b) are diagrams for explaining a DRAM module according to the present invention, and FIG. 2 (a) shows an example of an arrangement of a bond pad of a module chip used in the DRAM module of the present invention. The part enlarged plan view shown, Figure 2 (b) shows an internal perspective plan view showing the structure of the DRAM module of the present invention.
이에 도시한 바와같이, 본 고안에 의한 디램 모듈은 다수개의 디램칩(11a)들이 서로 연결됨과 아울러 그 디램칩(11a)들의 전방에 다수개의 신호외부연결단자용 본드패드(11b)가 배열되어 모듈화된 모듈칩(11)과, 상기 모듈칩(11)이 베어칩 상태로 부착되며 칩동작 신호전달용 도전패턴(도시되지 않음) 및 다수개의 연결단자(12a)를 가지는 소정크기의 모듈기판(12)과, 상기 모듈칩(11)의 본드패드(11b)와 모듈기판(12)의 도전패턴을 전기적으로 접속연결시키기 위한 다수개의 금속와이어(13)와, 상기 금속와이어(13)와 모듈칩(11)을 포함하는 일정면적을 인캡슐레이션시키기 위한 밀봉수지(14)로 구성된다.As shown in the drawing, the DRAM module according to the present invention has a plurality of DRAM chips 11a connected to each other and a plurality of bond pads 11b for signal external connection terminals are arranged in front of the DRAM chips 11a. The module chip 11, the module chip 11 is attached in a bare chip state, and has a predetermined size module substrate 12 having a conductive pattern for chip signal transmission (not shown) and a plurality of connection terminals 12a. ), A plurality of metal wires 13 for electrically connecting the bond pads 11b of the module chip 11 and the conductive patterns of the module substrate 12, the metal wires 13 and the module chips ( It consists of a sealing resin 14 for encapsulating a certain area including 11).
상기 모듈칩(11)은 웨이퍼 상태에서 디립챕 제조시부터 다수개의 디램칩(11a)을 모듈화하는 것에 의하여 제조되는데, 사용할 모듈칩의 비트(Bit)수를 정하고 각 디램칩(11a)의 개별 본드패드를 제작하는 메탈중착공정시 모듈칩(11)에 맞는 회로연결용 마스크(Mask : 도시되지 않음)를 사용하여 기존의 본드패드 대신 각 디램칩(11a)을 모듈구성에 맞게 서로 연결시키며, 이후 적용할 모듈기판(12)의 외부연결가능한 위치에 맞게 필요한 수의 본드패드(11b)를 패턴닝(Patterning)하는 것에 의하여 제조된다.The module chip 11 is manufactured by modularizing a plurality of DRAM chips 11a from the manufacture of the drip chaps in a wafer state. The number of bits of the module chips to be used is determined and individual bonds of each DRAM chip 11a are determined. In the metal deposition process of manufacturing pads, each DRAM chip 11a is connected to each other according to the module configuration by using a mask for connecting the module chip 11 (not shown) suitable for the module configuration. It is manufactured by patterning the required number of bond pads 11b in accordance with the externally connectable position of the module substrate 12 to be applied.
이와같이 제조된 모듈칩(11)을 베어칩상태로 소정크기의 모듈기판(12)에 부착하여 상기 칩(11)의 본드패드(11b)와 모듈기판(12)의 도전패턴을 금속와이어(13)를 이용 전기적으로 접속연결하고, 이와 같이된 상기 모듈칩(11)과 금속와이어(13)를 포함하는 일정면적을 몰딩수지(14)로 인캡슐레이션하는 것에 의하여 제2도의 제2(b)도와 같은 디램 모듈이 제조되는 것이다.The module chip 11 manufactured as described above is attached to the module substrate 12 having a predetermined size in a bare chip state, so that the conductive pattern of the bond pad 11b and the module substrate 12 of the chip 11 is attached to the metal wire 13. By electrically encapsulating and encapsulating a predetermined area including the module chip 11 and the metal wire 13 with the molding resin 14 as shown in FIG. The same DRAM module is manufactured.
즉, 본 고안에 의한 디램 모듈은 다수개의 개별 디램칩(11a)들을 웨이퍼 상태에서 메탈을 이용 서로 연결하여서 구성한 하나의 대형 모듈칩(11)을 베어칩 상태로 모듈기판(12)에 부착하고, 상기 칩(11)과 모듈기판(12)의 도전패턴을 전기적으로 접속연결시킴과 아울러 밀봉수지(14)로 인캡슐레이션 하는 것에 의하여 제조하는 것으로서, 종래와 같이 다수개의 같은 디램칩을 개별로 패키지할 필요가 없고, 모듈기판(12)의 도전패턴을 보다 간소화시킬 수 있는 등 디램 모듈의 제조가 보다 용이해지는 것이다.That is, the DRAM module according to the present invention attaches one large module chip 11 formed by connecting a plurality of individual DRAM chips 11a to each other using a metal in a wafer state to the module substrate 12 in a bare chip state. It is manufactured by electrically connecting and connecting the conductive patterns of the chip 11 and the module substrate 12 and encapsulating the sealing resin 14, and packages a plurality of same DRAM chips separately as in the prior art. There is no need to do this, and the DRAM module can be manufactured more easily, for example, to simplify the conductive pattern of the module substrate 12.
이상에서 상세히 설명한 바와같이, 본 고안에 의한 디램 모듈은 기본 개별 디램칩 제조공정에는 큰 변화가 없으면서 각 디램칩을 메탈로 연결하여 모듈화시킴으로써 개별 디램칩의 본드패키지가 제거되어 칩의 크기를 축소시킬 수 있다는 효과가 있고, 개별칩의 패키지가 필요없게 되므로 개별 칩 패키지 공정이 제거될 뿐만아니라 하나의 베어칩 상태로 모듈기판에 부착되므로 디램 모듈을 보다 용이하게 어려움없이 구성할 수 있다는 효과가 있으며, 또한 종래 모듈기판의 복잡한 도전패턴의 구조를 보다 간소화시킬 수 있을 뿐만아니라 모듈칩을 베어칩 상태로 모듈기판에 부착하여 인캡슐레이션 시킴으로서 모듈기판을 보다 박형화할 수 있다는 등의 여러 효과가 있다.As described in detail above, the DRAM module according to the present invention can reduce the size of the chip by eliminating the bond package of the individual DRAM chip by modularizing each DRAM chip with metal without any significant change in the basic individual DRAM chip manufacturing process. It is effective in that it can eliminate the need for individual chip package, and the individual chip package process can be eliminated and attached to the module substrate in the state of one bare chip, so that the DRAM module can be easily configured without difficulty. In addition, the structure of the complicated conductive pattern of the conventional module substrate can be more simplified, and the module chip can be encapsulated by attaching the module chip to the module substrate in a bare chip state, thereby making the module substrate thinner.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92016030U KR950004211Y1 (en) | 1992-08-25 | 1992-08-25 | Dram module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92016030U KR950004211Y1 (en) | 1992-08-25 | 1992-08-25 | Dram module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940006491U KR940006491U (en) | 1994-03-25 |
KR950004211Y1 true KR950004211Y1 (en) | 1995-05-22 |
Family
ID=19339012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92016030U KR950004211Y1 (en) | 1992-08-25 | 1992-08-25 | Dram module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950004211Y1 (en) |
-
1992
- 1992-08-25 KR KR92016030U patent/KR950004211Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940006491U (en) | 1994-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5894165A (en) | Leads between chips assembly | |
US6724074B2 (en) | Stack semiconductor chip package and lead frame | |
US5898213A (en) | Semiconductor package bond post configuration | |
US5250840A (en) | Semiconductor lead frame with a chip having bonding pads in a cross arrangement | |
KR930009036A (en) | Manufacturing method of inverting IC and IC module using same | |
US5451814A (en) | Multi-chip module integrated circuit | |
US6469395B1 (en) | Semiconductor device | |
JP2809945B2 (en) | Semiconductor device | |
KR950004211Y1 (en) | Dram module | |
US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
KR19990024255U (en) | Stacked Ball Grid Array Package | |
US5554881A (en) | Constitution of an electrode arrangement in a semiconductor element | |
JPH0194636A (en) | Semiconductor device | |
JP2913858B2 (en) | Hybrid integrated circuit | |
JPH0671059B2 (en) | Memory module | |
JPH0547995A (en) | Multichip module | |
KR100206975B1 (en) | Semiconductor package | |
JPH0621329A (en) | Resin sealed semiconductor device | |
KR950013050B1 (en) | Loc type lead frame | |
KR20000027519A (en) | Multi chip package | |
KR0145769B1 (en) | Semiconductor package and the manufacture method thereof | |
US20020145190A1 (en) | Arrangement and method of arrangement of stacked dice in an integrated electronic device | |
JP2606571B2 (en) | Semiconductor device | |
JPH0124933Y2 (en) | ||
KR20000019885A (en) | Semiconductor device with plural bonding pad set |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |