KR950003243B1 - 회로기판 및 그의 제조방법 - Google Patents

회로기판 및 그의 제조방법 Download PDF

Info

Publication number
KR950003243B1
KR950003243B1 KR1019910016240A KR910016240A KR950003243B1 KR 950003243 B1 KR950003243 B1 KR 950003243B1 KR 1019910016240 A KR1019910016240 A KR 1019910016240A KR 910016240 A KR910016240 A KR 910016240A KR 950003243 B1 KR950003243 B1 KR 950003243B1
Authority
KR
South Korea
Prior art keywords
circuit board
coating
magnesium
resin coating
core material
Prior art date
Application number
KR1019910016240A
Other languages
English (en)
Inventor
에이지 호리꼬시
모또아끼 타니
이사오 와타나베
가트수히데 나토리
타게히꼬 사또
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Application granted granted Critical
Publication of KR950003243B1 publication Critical patent/KR950003243B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

내용 없음.

Description

회로기판 및 그의 제조방법
제1(a)도와 제1(b)도는 각각 본 발명에 의한 회로기판이 적용되는 전자 포켓노트를 나타내는 사시도와 측면도.
제2(a)도와 제2(b)도는 각각, 본 발명에 의한 회로기판의 적용되는 휴대용 전화기의 사시도와 측면도.
제3(a)도와 제3(b)도는 각각, (a) 프린팅과, (b) 박막회로 프로세스에 의해 제조된 본 발명의 회로기판을 예시하는 단면도.
제4(a)도와 제4(b)도는 부식방지처리된 본 발명에 의한 회로기판을 예시하는 도면도.
제5도(a)도와 제5(b)도는 본 발명에 의한 회로기판의 코어(core)재로서 사용되는 복합물질의 구조를 예시하는 단면도.
제6(a)도~제6(g)도는 본 발명에 의한 회로기판을 제조하기 위한 일련의 처리공정들의 단면도.
제7(a)도~제7(d)도는 제6(g)도의 공정에 후속되는 것으로 다층 회로를 형성하는 본 발명에 의한 일련의 처리공정을 나타내는 단면도.
본 발명은 전기회로가 내부에 형성된 회로기판과 그의 제조방법에 관한 것이다.
동, 철, 알미늄등의 금속 또는 이들의 합금으로 된 코어재와, 이 코어재상에 형성된 전기회로를 구비한 회로기판이 알려져 있다. 이러한 금속코어를 사용하는 회로기판은, 수지로 된 코어재를 사용하는 종래 회로기판들에 비하여 열방사와 전자기 차폐가 더 우수하며, 세라믹스로 된 코어재를 사용하는 회로기판에 비하여, 내충격성과 가공성이 우수하다.
그러나, 더욱 소형이고 더욱 경량의 유대용 전자장치를 얻기 위해서는, 종래의 기판보다 더욱 경량의 회로기판과 그의 제조방법이 요망된다.
본 발명의 목적은, 금속코어재료를 사용하는 종래의 기판의 우수성을 갖는, 소형경량화 회로기판을 제공하는데 있다.
본 발명에 의한 상기 목적을 달성하기 위해서, 마그네슘, 마그네슘합금 및 마그네슘계 복합물질로 이루어진 그룹에서 선택된 임의의 하나로 구성된 코어재와; 이 코어재상에 형성된 전기회로를 구비한 회로기판이 제공된다.
또한, 본 발명에 의하면, (1) 마그네슘, 마그네슘합금, 마스네슘계 복합물질 또는 이들의 조합으로 구성된 코어재료상에 전착도포 코팅을 형성하고; (2) 상기 전착도포 코팅상에 폴리이미드 수지코팅을 형성하고; (3) 상기 수지코팅을 통하여 상기 하지의 전착도포 코팅까지 통공을 형성하고; (4) 상기 통공저부에 노출된 영역내의 상기 전착도포을 에칭, 제거하면서, 상기 영역이외의 영역을 상기 수지코팅으로 마스크함으로써 상기 통공을 상기 코어재까지 연장시키고; (5) 적어도, 상기 수지코팅의 자유표면과 상기 연장된 통공의 내면상에 금속막을 형성하고, (6) 포토레지스트 마스크를 사용하여 상기 금속막을 에칭하여 소정패턴을 갖는 도전층을 형성하는 것을 특징으로 하는 회로기판의 제조방법이 제공된다.
마그네슘은 실용성있는 최경량 합금중 하나이며, 단위 체적당 강도가 높다. 마그네슘은 자체가 금속이며, 표1에 나타낸 바와 같이, 글래스-에폭시 복합체, 알루미나 세라믹스등 종래 프린트 회로기판의 코어재로서 사용되는 비금속 재료들에 비해서 열전도도는 100단위 정도의 수만큼 높고, 전기저항은 W18전도의 수만큼 작다. 열전도도가 높으므로, 전자장치에서 발생된 열이 효과적으로 방열될 수 있고, 전기저항이 작으므로 전자기 차폐가 양호하다.
[표 1]
회로기판의 코어재의 물성
본 발명의 회로기판은 고성능이며, 동시에, 극히 경량이고 우수한 강도, 방열성 및 전자기 차폐성을 갖는 마그네슘을 함유한 코어재를 사용하므로, 종래의 회로기판보다 더욱 경량이다.
마그네슘합금은 순수한 마그네슘코어보다 강도가 더 높은 코어를 제공하는 한편, 마그네슘 고유의 경중량을 보유하며, 마그네슘계 복합체는 훨씬 더 높은 강도를 제공할 수 있다.
본 발명의 코어재는, 특히 강도면에서, 알미늄, 아연, 질코늄, 리틈으로 이루어진 그룹에서 선택된 1이상의 합금원소들을 함유한 마그네슘합금으로 된 것이 유리하다. 이러한 원소들을 가함으로써 코어강도가 순수 마그네슘코어보다 1.2~3배 더 높아진다.
상기 코어강도를 더 높이기 위해서는, 상기 코어재를; 알미늄, 아연, 질코늄 및 리튬으로 이루어진 그룹에서 선택된 1이상의 합금원소를 함유하는 마그네슘합금 또는 마그네슘으로 된 매트릭스상(matrix phase)과; 입자, 위스키, 또는 섬유형태로 상기 매트릭스상중에 분산돼 있고, 붕소, 탄소, 붕소 카바이드, 실리콘 카바이드 및 알루미나로 이루어진 그룹에서 선택된 1이상의 원소 또는 화합물로 구성된 강화재상(reinforcement phase)을 함유한 마그네슘계 복합체로 구성할 수 있다. 이러한 복합물질은 상기 매트릭스상보다 1.5~2배 높은 코어강도를 제공한다.
코어강도가 높을수록, 더욱 소형화되고 더욱 경량의 회로기판이 제공된다.
전자장치의 구조를 간단히 하기 위해서는, 상기 코어재가 전자장치의 몸체 또는 이 전자장치를 수용하는 케이싱의 적어도 일부를 구성하는 것이 가장 바람직하다.
통상, 마그네슘은 화학적으로 활성이므로, 상기 코어는 내식성 표면코팅을 구비하는 것이 바람직하다. 이 표면코팅으로서 전기절연 코팅을 사용하는 경우, 이 코팅상에 직접 전기회로를 구성할 수 있다. 이러한 전기절연성의, 내식성 표면코팅은, 전착도포(electro deposition painting) 또는 양극산화에 의하여 용이하게 형성할 수 있다.
통상, 순수 마그네슘, 마그네슘합금, 마그네슘계 복합물등의 마그네슘계 구성재료의 부식방지는, 양극산화 코팅 및 전착도포 코팅등의 내식성 코팅을 사용해서 행할 수 있다.
마그네슘계 재료를 회로기판의 코어재로서 사용하는 경우, 상기 코어표면상에 고밀도의 전기절연 코팅을 형성할 필요가 있으므로, 전착도포에 의하여 상기 표면코팅을 형성하는 것이 바람직하다. 그럼에도 불구하고, 전착도포 코팅상에 형성된 도전층과 마그네슘계 재료로 된 하지의 코어간의 전기접속을 설치하기 위해서, 상기 전착도포 공정외에 통공을 형성하는 별도공정이 필요하므로, 생산성 및 제조비용의 문제가 발생한다.
다른 한편, 박막회로의 절연막으로서는 작은 통공의 형성될 수 있는 폴리이미드 재료가 알려져 있으나, 예를들어 약 300℃에서 액체수지를 경화시켜 코팅을 형성하는 공정중 이미디제이션(imidization)에 의해 수상(水相)이 발생하고 이것이 마그네슘계 코어와 반응하여 이 코어로부터 폴리이미드 코팅을 박리시키므로, 마그네슘계 코어재상에 직접 절연성 폴리이미드 코팅을 형성하기가 실질상 불가능하다.
본 발명의 회로기판 제조방법에서는, 먼저, 마그네슘계 코어재상에 고밀도의 방수성 전착도포 코팅을 형성한 후, 그 위에 폴리이미드 절연코팅을 형성한다. 이 폴리이미드 절연코팅에 통공을 형성한 후, 상기 폴리이미드 코팅을 마스크로서 사용하여 상기 전착도포 코팅의 에칭을 행하여 상기 통공을 상기 마그네슘계 코어재까지 확장시킨다. 따라서, 본 발명에 의하면, 종래에는 매우 곤란했던, 미세한 도전패턴을 마그네슘계 코어재상에 용이하게 형성할 수 있다.
폴리이미드 수지는 전기적으로 절연성이며, 내열성이 높아서, 차후의 납땜 공정에서 거치게 되는 고온에서 훼손이 생기지 않고 따라서, 포토레지스트처럼, 마스크로 사용된 후 제거할 필요가 없으며, 최종 완성된 회로에서 절연막으로서 사용될 수 있다. 폴리이미드는, 스핀(spin) 코팅, 또는 침지코팅등에 의해서 코어재상에 용이하게 도포하여 코팅을 형성할 수 있다.
불소수지, 에폭시수지, 아크릴수지등은, 불소수지의 경우 도포가 곤란하고 에폭시 및 아크릴수지는 비교적 불량한 내열성을 갖기는 하나, 폴리이미드 수지에 대체하여 사용할 수 있다.
폴리이미드의 단점은 비교적 비싸다는 점이다. 본 출원인에 의한 일본특원평 2-279088호 명세서에는, 폴리이미드와 아크릴 단량체로 구성된 것으로서, 제조원가가 저감되고 내열성등 필요성질을 보장하는 수지 블렌드물이 개시돼 있다.
본 발명의 바람직한 실시예등을 상세시 설명한다.
[실시예 1]
제1도는 본 발명에 의한 회로기판을 구성 부재로서 사용한 전자포켓노트(10)를 나타내며; 제1(a)도는 막(film) 액정(11)이 설치된 측면과 키보드(12)가 설치된 측면이 개방 노출된 전자포켓노트(10)를 나타내는 사시도이고; 제1(b)도는, 상기 노트(10)에 내장된 표시부를 상기 막 액정(11)과 함께 나타낸 측면도이다.
상기 막 액정(11)은, 스스로 지탱할 수 없는 정도로 유연하여, 회로기판(14)에 의해 고정돼 있다.
상기 회로기판(14)은, 상기 막 액정(11)의 구성부재, 표시부의 드라이버(driver) 및 전자포켓노트(10)의 회로부를 구성하고 있다.
제1도의 전자포켓노트(10)는 전개됐을때 "AS" 용지크기(ISO 또는 JIS)에 대응하는 크기와, 약 5mm의 두께, 120g의 중량을 갖으며, 유리판상에 액정이 고정되고 글래스-에폭시 복합체 회로기판이 사용되는 "AS" 크기의 종래의 전자포켓노트보다, 2mm 더 얇고 40g 더 경량이다.
[실시예 2]
제2도는, 본발명에 의한 회로기판의 전자기 차폐판 뿐만 아니라 전화기(20)의 구조체에 일부로서 사용된 휴대용 전화기(20)를 나타내며; 제2(a)도는 상기 전화기(20)의 사시도이고, 제2(b)도는 상기 전화기(20)의 폭을 반으로 절단했을때의 단면도이다.
"L"형상 단면을 갖으며, 그의 측면들이 서로 대향되어 전화기(20)의 케이싱을 형성하도록 조립된 회로기판(21)과 (22) 각각의 일측면상에는 전자회로들이 형성돼 있다.
상기 케이싱의 중간두께부에는, 그의 양측에 전자회로들이 형성돼 있는 또 하나의 회로기판(23)이 형성돼 있고, 콘넥터(24)가 상기 회로기판들(21,22,23)을 접속하고 있다. 상기 케이싱을 구성하는 상기 회로기판(21)과 (22)는 또한 전자기 차폐판으로서 작용한다.
상기 종래의 휴대용 전화기에서는, 동 또는 알미늄으로 돼 있고, 그 위에 회로부재들이 설치안된 전자기 차폐판이, 부재들을 탑재키 위한 글래스-에폭시 복합체로 된 프린트 회로기판으로부터 분리되어 설치돼 있다.
본 발명에 의하면, 회로기판이 또한, 차폐판으로시 가능하며, 그럼으로써 종래의 휴대용 전화기에 비해서 패키징 밀도 또는 소형화 정도를 더 크게 할 수 있다. 또한 상기 회로기판의 경량화는 전화기 전체 중량의 경량화 직결된다.
탁원한 소형화 및 경량화가 달성되었으며 즉, 전화기의 체적이 450cc에서 120cc로 감소됐고, 중량이 750g에서 230g으로 감량됐다.
또한, 마그네슘은 높은 열전도도를 갖으므로, 전자회로에서 사용되는 반도체장치의 열방사를 위한 별도 수단이 필요없고, 따라서, 더욱 소형화, 경량화가 가능하다.
본 발명의 회로기판의 전기회로는, 제3도에 도시된 바와 같이, 예를들어 즉, 제3(a)도에 도시된 코어재상에 도전 페이스트(31)와 절연성수지(32)를 프린팅하거나 또는, 기상 증착 또는 스퍼터링에 의하여 도전막(33)을 형성한 후 제3(b)도에 도시된 바와 같이 스핀 코팅에 의하여 절연막(34)을 형성하는 박막회로 프로세스에 의하여 형성된다. 상기 프린팅은 비용이 낮으나, 정교성에 한게가 있으며, 한편, 상기 박막회로는 수μm 정도로 미세한 정교성을 갖으며, 따라서 이 방법이 고밀도 패키징에 사용된다.
마그네슘은 화학적으로 활성이고 내식성이 불량하므로, 제4(a)도에 도시된 바와 같이, 전착도포, 양극산화등의 전기절연처리에 의하여 내식성 코팅 또는 내식성의 전기절연 코팅(41)으로 코어재(40)를 코팅할 필요가 있다. 마그네슘은 가공성이 우수하므로, 기계가공에 의하여 용이하게 통공을 형성할 수 있다. 제4(b)도에 도시된 바와 같이, 통공(42)을 기계가공하고 상기 코팅(41)을 형성함으로써 절연성의 부식방지 통공을 형성할 수 있다.
본 발명의 회로기판의 코어재로서 사용되는 마그네슘계 복합체로는, 제5도에 도시된 바와 같은 복합체가 있으며, 이것은, 붕소, 탄소, 붕소 카바이드, 실리콘 카바이드 및 알루미나(제5(a)도)의 입자(제5(a)도) 또는 위스커 또는 섬유(제5(b)도)중 적어도 하나의 강화재(53)를 함유하고 있다.
[실시예 3]
제6(a)도~제6(g)도를 참조해서 본 발명에 의한 회로기판의 제조방법을 설명한다.
[공정 0]
제6(a)도에 도시된 바와 같이, 마그네슘합금으로 된 면적 76×76mm, 두께 0.5mm의 코어재료(101)를 드릴링하여 직경 0.2~2mm의 통공들(105)을 형성했다(이중 2개가 도시도 있음).
[공정 1]
제6(b)도에 도시된 바와 같이, 1~10A/dm2의 전류밀도하에서, 아미노기가 도입된 에폭시수지로 된 주조성물의 양이온증착에 의하여, 상기 코어재료(101)의 전면상에, 20μm 두께의 전착도포 코팅(111)을 형성했다.
[공정 2]
상기 코어재(101)의 상표면상의 상기 전착도포 코팅(111)상에 감광성 폴리이미드를 500~6000rpm의 회전속도로 스핀 코팅하여, 제6(c)도에 도시된 바와 같이, 10μm 두께의 폴리이미드 코팅(121)을 형성했다. 다음 이 폴리이미드 코팅을 80~120℃의 온도에서 1시간동안 예비소성했다.
[공정 3]
제6(d)도에서 도시된 바와 같이, 글래스 마스크를 사용해서 상기 폴리이미드 코팅(121)을, 에너지 300mJ, 파장 365nm의 자외선에 노광시키고, 습식현상을 행함으로써, 상기 폴리이미드 코팅(121)중에 10~100μm 직경의 통공들(135)을 형성했다.
상기 습식현상에서 N-메틸-2-피롤리돈(NMP)을 현상제로 사용하고, 에틸알콜을 린스로 사용했다.
[공정 4]
상기 폴리이미드 코팅(121)을 레지스트 마스크로 사용하여, 상기 전착도포 코팅(111)을 CF4가스로 드라이 에칭함으로써, 제6(e)도에 도시된 바와 같이, 상기 통공(135)을 상기 전착도포 코팅(111)에 관통시켜 코어재(101)에 도달시켰다.
통상, 상기 에칭후 레지스트 마스크를 제거해야 하나, 폴리이미드는 납땜등의 고온처리에 견딜 수 있으므로, 제거할 필요가 없고, 그대로 보존시켜 최종 전기회로의 절연층으로서 사용해서, 회로기판의 내열성의 향상을 기할 수 있다.
[공정 5]
제6(f)도에 도시된 바와 같이, 화학도금 또는 전기도금에 의하여, 상기 폴리이미드 코팅(121), 전착도포 코팅(111) 및 상기 통공들(135)내에 노출된 코어재(101)상에, 동(141)으로 된 금속막을 형성했다.
[공정 6]
반전패턴 또는 소정의 도전패턴을 갖는 레지스트층(도시안함)을 상기 금속막(141)상에 형성하고, 상기 레지스트층을 마스크로서 사용하여 염화철을 주성분으로 하는 에칭액으로 에칭하여, 제6(g)도에 도시된 바와 같이 소정 패턴을 금속막(141)으로 된 도전층을 형성했다.
부가적인 공정, 즉 제7(a)도~제7(d)도에 도시된 바와 같이, 상기에서 제조된 회로기판상에 다른 도체층을 더 형성함으로써 다층 회로기판을 제조할 수 있으며, 그 순서는 하기와 같다.
[부가공정 A1]
제7(a)도에 도시된 바와 같이, 상기 공정2와 유사한 방법으로, 상기 코어(101)의 상표면의 전면상에 폴리이미드 코팅(121)을 형성한다.
[부가공정 A2]
제7(b)도에 도시된 바와 같이, 상기 공정3과 유사한 방법으로, 상기 폴리이미드 코팅(122)에 통공(155)을 형성한다.
[부가공정 A3]
제7(c)도에 도시된 바와 같이, 상기 공정(5)와 유사하게 금속막(142)을 형성한다.
[부가공정 A4]
제7(d)도에 도시된 바와 같이 상기 공정6과 유사한 방법으로, 상기 금속막(142)을 에칭하여, 상기 금속막(142)으로 된 도전층의 소정패턴을 형성한다.
상기 공정 0~6과 부가공정 A1~A4에 의하면 2개의 도전층(141,142)을 갖는 다층회로기판이 제공된다.
상기 부가공정 A1~A4를 필요한 횟수만큼 반복함으로써, 상기 도전층을 더욱 다층화할 수 있다.

Claims (11)

  1. 금속 코어재를 기재로 한 회로기판에 있어서, 상기 접속 코어재를 마그네슘, 마그네슘합금 및 마그네슘계 복합체로 이루어진 그중에서 선택된 것으로 구성된 것을 특징으로 하는 회로기판.
  2. 제1항에 있어서, 상기 마그네슘합금이 알미늄, 아연, 질코늄 및 리튬으로 이루어진 그룹에서 선택된 1이상의 합금 원소를 함유하는 것이 특징인 회로기판.
  3. 제1항에 있어서, 상기 마그네슘계 복합체가:알미늄, 아연, 질코늄 및 리틈으로 이루어진 그룹에서 선택된 1이상의 합금원소를 함유하는 마그네슘합금 또는 마그네슘으로 된 매트릭스상과; 상기 매트릭스상중에 입자, 위스커, 또는 섬유형태로 분산돼 있고, 붕소, 탄소, 붕소 카바이드, 실리콘 카바이드 및 알루미나로 이루어진 그룹에서 선택된 1이상의 원소 또는 화합물로 구성된 강화제상을 함유한 것이 특징인 회로기판.
  4. 제1항에 있어서, 상기 코어재가 전자장치의 몸체 또는 전자장치를 수용하는 케이싱의 적어도 일부를 구성한것이 특징인 회로기판.
  5. 제1항에 있어서, 상기 코어재가 내식성 표면코팅을 구비한 것이 특징인 회로기판.
  6. 제5항에 있어서, 상기 코팅이 전착도포 코팅 양극 산화 코팅인 것이 특징인 회로기판.
  7. 제6항에 있어서, 상기 코어재가 상기 전착도포 코팅상에 형성된 내열성 수지코팅을 더 구비한 것이 특징인 회로기판.
  8. (1) 마그네슘, 마그네슘합금, 마그네슘계 복합체 또는 이들의 조합으로 구성된 코어재상에 전착도포 코팅을 형성하는 공정과, (2) 상기 전착도포 코팅상에 폴리이미드 수지코팅을 형성하는 공정과, (3) 상기 수지코팅을 통하여 상기 전착도포 코팅까지 통공을 형성하는 공정과, (4) 상기 통공저부에 노출된 영역내의 상기 전착도포 코팅을 에칭 제거하면서, 상기 영역이외의 영역을 상기 수지코팅으로 마스크함으로써 상기 통공을 상기 코어재까지 연장시키는 공정과, (5) 적어도 상기 수지코팅의 자유표면과 상기 연장된 통공의 내면상에 금속막을 형성하는 공정과, (6) 포토레지스트 마스크를 사용하여 상기 금속막을 에칭하여 소정패턴을 갖는 도전층을 형성하는 공정으로 된 것을 특징으로 하는 회로기판의 제조방법.
  9. 제8항에 있어서, 상기 공정(2)에서, 감광성 폴리이미드 수지코팅을 형성하고, 상기 공정(3)에서, 상기 감광성 폴리이미드 수지코팅을 노광 및 현상하여 상기 통공을 형성하는 것이 특징인 회로기판의 제조방법.
  10. 제8항 또는 제9항에 있어서, 상기 공정(2)에서 형성된 상기 폴리이미드 수지코팅이 폴리이미드와 아크릴 단량체로 구성된 것이 특징인 회로기판의 제조방법.
  11. 제8또는 제9항에 있어서, 상기 공정(6)을 행한후에, (A1) 선행 공정들에서 형성된 폴리이미드 수지코팅과 소정의 도전패턴을 갖는 금속막을 커버하는 폴리이미드 수지코팅을 형성하는 공정; (A2) 상기 공정(A1)에서 형성된 상기 폴리이미드 수지코팅을 관통해서 상기 금속막의 상표면까지 통공을 형성하는 공정; (A3) 상기 공정(A1)에서 형성된 상기 폴리이미드 수지코팅이 자유표면과 상기 공정(A2)에서 형성된 상기 통공의 내표면을 커버하는 금속막을 형성하는 공정: (A4) 포토레지스트 마스크를 사용하여, 상기 공정(A3)에서 형성된 상기 금속막을, 에칭하여 소정패턴을 갖는 도전층을 형성하는 공정 : 으로 이루어진 일련의 공정을 적어도 1회 행하는 것이 특징인 회로기판의 제조방법.
KR1019910016240A 1990-09-18 1991-09-18 회로기판 및 그의 제조방법 KR950003243B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP90-246121 1990-09-18
JP24612190 1990-09-18
JP3190094A JPH04355990A (ja) 1990-09-18 1991-07-30 回路基板およびその製造方法
JP91-190094 1991-07-30

Publications (1)

Publication Number Publication Date
KR950003243B1 true KR950003243B1 (ko) 1995-04-06

Family

ID=26505865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016240A KR950003243B1 (ko) 1990-09-18 1991-09-18 회로기판 및 그의 제조방법

Country Status (5)

Country Link
US (2) US5236772A (ko)
EP (1) EP0476898B1 (ko)
JP (1) JPH04355990A (ko)
KR (1) KR950003243B1 (ko)
DE (1) DE69115619T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619018A (en) * 1995-04-03 1997-04-08 Compaq Computer Corporation Low weight multilayer printed circuit board
US5653893A (en) * 1995-06-23 1997-08-05 Berg; N. Edward Method of forming through-holes in printed wiring board substrates
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
DE10000972A1 (de) * 2000-01-06 2001-07-26 Siemens Ag Gedruckte Leiterplatte mit einer wärmeableitenden Aluminiumplatte und Verfahren zu ihrer Herstellung
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
US6824959B2 (en) 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
AU2003248743A1 (en) * 2002-06-27 2004-01-19 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
DE10335662A1 (de) * 2003-08-04 2005-03-10 Siemens Ag Detektormodul für einen Detektor zur Detektion ionisierender Strahlung sowie Detektor
US20050227049A1 (en) * 2004-03-22 2005-10-13 Boyack James R Process for fabrication of printed circuit boards
JP5170253B2 (ja) * 2008-11-20 2013-03-27 富士通株式会社 配線基板及び配線基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3672849A (en) * 1969-07-07 1972-06-27 Wall Colmonoy Corp Cermet-type alloy coating on metal base
IT961375B (it) * 1971-07-14 1973-12-10 Lucas Industries Ltd Metodo per produrre disposizioni di conduttori elettrici per circuiti stampati
US4087300A (en) * 1974-01-07 1978-05-02 Edward Adler Process for producing metal-plastic laminate
US4125661A (en) * 1976-03-19 1978-11-14 Mona Industries, Inc. Laminated plates for chemical milling
JPS5335163A (en) * 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
US4609586A (en) * 1984-08-02 1986-09-02 The Boeing Company Thermally conductive printed wiring board laminate
JPS62226695A (ja) * 1986-03-24 1987-10-05 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 回路ボ−ドの製造方法
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
JPS63170994A (ja) * 1986-05-30 1988-07-14 古河電気工業株式会社 多層プリント配線板及びその製造方法
GB8614868D0 (en) * 1986-06-18 1986-07-23 Ciba Geigy Ag Metallic patterns
DE3800682A1 (de) * 1988-01-13 1989-07-27 Bayer Ag Verfahren zur herstellung von elektrischen leiterplatten
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法

Also Published As

Publication number Publication date
EP0476898B1 (en) 1995-12-20
EP0476898A2 (en) 1992-03-25
US5362359A (en) 1994-11-08
DE69115619D1 (de) 1996-02-01
US5236772A (en) 1993-08-17
JPH04355990A (ja) 1992-12-09
DE69115619T2 (de) 1996-05-15
EP0476898A3 (en) 1993-02-03

Similar Documents

Publication Publication Date Title
KR950003243B1 (ko) 회로기판 및 그의 제조방법
EP0177686B1 (en) Process for bonding metals to electrophoretically deposited coatings, and printed circuit with plated through holes produced thereby
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
EP0247575B1 (en) Multilayer printed wiring board and method for producing the same
TWI247567B (en) Method for fabricating a double-sided wiring glass substrate
CA2595302C (en) Method of making multilayered construction for use in resistors and capacitors
US6766576B2 (en) Method for producing a double-sided wiring board
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
EP0497925A1 (en) PROCESS FOR PRODUCING A WAFER CONFIGURATION OF PRINTED CIRCUITS USING METALLIC LAYERS THAT CAN BE SELECTIVELY ENGRAVED.
JP2006086513A (ja) 電気電子部品ケースまたはシールドケースの材料及びその製造方法
EP0477170A1 (en) Method for the manufacture of multilayer printed circuit boards
EP0053490B1 (en) Method for manufacturing a fine-patterned thick film conductor structure
TW200950633A (en) Flex-rigid wiring board and method for manufacturing the same
JP3166442B2 (ja) 多層配線基板およびその製造方法
JP2004197224A (ja) 電気電子部品用金属材料
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
GB2080630A (en) Printed circuit panels
JP2828032B2 (ja) 多層配線構造体の製造方法
US20030056366A1 (en) Printed circuit board and method for manufacturing the same
JPH1079568A (ja) プリント配線板の製造方法
JPH10290544A (ja) 厚膜プリントコイルおよびその製造方法
JPH0951155A (ja) ソルダーマスクの形成方法
JPS6260286A (ja) プリント配線板
JPS62156896A (ja) 大電流用回路基板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee