KR950002701B1 - 고속 억세스용 하드 디스크의 억세스 회로 - Google Patents

Abstract

내용 없음.

Description

고속 억세스용 하드 디스크의 억세스 회로

제1a도 및 제1b도는 종래의 하드 디스크의 레이아웃의 구조도.

제2도는 종래의 하드 디스크의 엑세스 회로도.

제3도는 제2도에 따른 멀티 존에서의 섹터 펄스 출력 타이밍도.

제4도는 본 발명에 따른 하드 디스크의 레이아웃의 구조도.

제5도는 본 발명에 따른 하드 디스크의 엑세스 회로도.

제6도는 제5도에 따른 멀티 존에서의 섹터 펄스 출력 타이밍도.

제7도는 제4도의 하드 디스크의 각 존의 데이터 포.

제8도는 제5도에 도시된 인덱스 디코딩 로직회로의 상세회로도.

제9도는 제8도에 도시된 인덱스 디코딩 로직회로의 동작 타이밍도.

제10도는 제5도에 도시된 프로그램머블 섹터 카운터의 상세회로도.

제11도는 제10도에 도시된 프로그램머블 섹터 카운터의 동작 타이밍도이다.

본 발명은 멀티 존(Multi zone)을 이용한 고용량, 고밀도의 하드 디스크의 구조 및 디스크 정보 억세스회로에 관한 것으로, 특히 멀티 인덱스를 이용하여 고속 억세스가 가능도록한 고속 억세스용 하드 디스크의 억세스 회로에 관한 것이다.

일반적으로 하드 디스크(Hard disk)를 기록 매체로 하는 하드 디스크 드라이버(Hard disk driver) 이용하여 데이터를 기록하거나 기록된 데이터를 재생하는 시스템은 대단히 많은 량의 데이터를 처리할 수 있다. 상기와 같은 하드 디스크 드라이버는 데이터의 기록 밀도를 고밀도로 하기 위하여 하드 디스크를 멀티 존 레코딩의 형태로 서보 라이트(Servo write)한다. 상기와 같은 멀티 존의 형태는 디스크의 BPI(Bit per intch)를 균일하게 하여 하나의 존(Zone) 영역에 위치된 하나의 섹터의 기록 밀도를 고밀도로 한 것이다.

제1a도는 종래 하드 디스크의 레이아웃의 구조를 나타낸 것으로서, 이는 서보 버스트(Servo burst)의 레이아웃(Layout)를 도시한 것이다.

상기 제1a도중 참조부호 MSB는 인덱스 정보(Index information)이 포함된 메인 서보 버스트(Main servo burst)이다. 그리고, SB는 인덱스 정보가 포함되어 있지 않은 서보 버스트이다. 상기에서 메인 서보버스트(MSB)는 디스크의 1회전(Revolation)을 나타내기 위한 인덱스 정보가 저장되어 있으며, 상기 메인서보 버스트(MSB)으로부터 일정한 간격으로 서보 버스트(SB)들이 기록되어져 있다. 이때 상기한 메인 서보 버스트(MSB) 및 서보 버스트(SB)에는 각각 트랙의 정보를 나타내는 그레이 코드(Gray code)와 온-트랙(ON-track)을 위한 정보가 기록되어져 있다.

제1b도는 종래 하드 디스크의 존(zone)에 위치된 섹터 레이아웃의 구조를 나타낸 것으로서, 이는 적어도 하나 이상의 존(Zone)으로 위치된 멀티 존을 가지고 있으며, 각각의 존에는 일정수 이상의 섹터(Secter)을 가지고 있다. 이때 동일한 존에 위치된 각 섹터의 길이는 동일 길이로 되어 있다. 또한 특정한 존 영역에서는 데이터 영역내에 서보 버스트가 있어 섹터와 섹터의 구분(Split)이 가능도록 되어 있다.

제2도는 제1도와 같이 포된 디스크를 구동하여 소망하는 트랙 구간에 기록된 정보를 억세스하는 디스크 드라이버의 블럭도로서, 하드 디스크(12)와 상기 디스크를 회전시키는 스핀들 모터(14)와 소정의 제어에 의해 상기 하드 디스크에 기록된 정보를 리이드하여 출력하는 헤드(16)와 상기 헤드(16)를 이동하는 액츄에이터(14) 등으로 이루어진 메카니즘(20)과, 위치 탐색 명령(Seek)을 전송하는 호스트 컴퓨터(22)와, 상기호스트 컴퓨터(22)로부터의 위치 탐색 명령(Seek)을 출력하고, 인덱스 펄스(IND)와 섹터 펄스(STP)의 입력에 응답하여 디스크로부터 출력되는 NRZ데이터를 읽어 트랙 섹터 식별 정보(Rrack secter ID)의 정보를 탐색 완료 정보로서 상기 호스트 컴퓨터(22)로 출력하는 제어기(AT Controller)(24)와, 상기 제어기(24)부터 출력되는 남색 명령의 입력에 응답하여 현재의 트랙으로부터 목표 트랙의 위치를 계산하여 헤드구동 데이터 및 모터 구동 데이터를 출력하는 마이컴(26)과, 상기 마이컴(26)으로부터 출력되는 헤드 구동데이터를 디지탈-아나로그 변환하여 보이스 코일 모터 구동신호를 출력하는 서보 제어기(28)와, 상기 서보제어기(28)로부터 출력되는 보이스 코일 모터 구동신호에 대응한 헤드 구동신호를 상기 액츄에이터(14)로 출력하는 VCM-D(Voice coli motor driver)(30)와, 상기 마이컴(26)으로부터 출력되는 모터 구동 데이터에 의해 상기 스핀들 모터(12)를 구동하는 모터 구동부(32)와, 상기 메카니즘(20)내의 헤드(16)로부터 픽업되는 신호를 소정의 레벨로 증폭하여 디지탈 신호로 파형 정형 출력하는 R/W채널 제어기(Read/Write channel controller)(34)와, 상기 R/W채널 제어기(34)로부터 출력되는 디지탈 데이터인 서보 버스트의 정보를 타이밍적으로 디코딩하여 목표 트랙의 식별신호(Target tract identity)를 상기 마이컴(26)으로 출력함과 동시에 인덱스 펄스(IND)와 섹터 펄스(STP)를 상기 제어기(24)로 전송하는 게이트 어레이(36)로 구성되어 있다.

상기 제2도와 같은 구성중 R/W채널 제어기(24)는 현재 범용적으로 사용되는 DP8492를 사용할 수 있다.

제3도는 제2도에 따른 멀티 존에서의 섹터 펄스 출력 타이밍도로서, 이는 인덱스 정보를 갖는 메인 서보 버스트(MSB)를 기준으로 게이트 어레이(36)가 각 존의 섹터 펄스를 순차적으로 발생하고, 상기 메인서보 버스트(MSB)의 1주기마다 인덱스 펄스(IND)를 출력하는 상태를 도시한 것이다.

상기 제1도와 제3도를 참조하여 제2도의 동작을 설명한다.

지금 제1b도와 같이 현재의 위치(CP)가 첫번째 존(Zone1)의 영역에 있는 상태에서 두번째 존(Zone2)에 위치된 목표 위치(TP)의 데이터를 탐색하기 위한 명령을 호스트 컴퓨터(22)가 제어기(24)로 출력하면, 상기 제어기(22)는 데이터 버스를 통하여 마이컴(26)으로 상기 입력된 명령을 출력한다. 이때 상기 디스크의 이전 상태의 위치인 현재의 위치(CP)을 저장하고 있는 상기 마이컴(26)은 현재의 위치로부터 목표 트랙의 위치를 계산하여 특정값을 출력한다. 예를들면, 현재의 위치로부터 목표 위치까지의 이동도록 하는 헤드 구동 데이터 및 모터 구동 데이터를 서보 제어기(28)과 모터 구동부(32)로 각각 출력한다.

상기 서보 제어기(28)는 상기의 헤드 구동 데이터를 디지탈 아나로그 변환하여 보이스 코일 모터 구동신호를 VCM-D(30)로 출력하며, 상기 모터 구동부(32)는 상기 마이컴(26)으로부터 출력되는 모터 구동 데이터에 응답하여 메카니즘(20)의 스핀들 모터(12)를 구동한다. 상기 VCM-D(30)는 상기 구동신호의 입력에 의해 엑츄에이터(14)를 구동하여 헤드(16)를 디스크(10)의 특정 트랙으로 이동하도록 한다.

따라서 상기 메카니즘(20)내의 스핀들 모터(12)는 상기 호스트 컴퓨터(22)의 탐색 명령에 의해 구동되며, 헤드(16)는 현재의 위치로부터 목표 위치의 트랙으로 이동되어 정보를 픽업하여 출력한다. 상기와 같은 동작에 의해 제1a도와 같이 구성된 디스크의 메인 서보 버스트(MSB)와 서보 버스트(SB)에 각각 기록된 서보 버스트 정보가 픽업되어 R/W채널 제어기(34)로 입력된다. 상기 R/W채널 제어기(34)의 내부에는 전치증폭기(Pro-Amp), 피이크 검출기(Peak detecter), 필터, 엔코더 및 디코더(Encoder and Decoder)로, 구성되어 있다. 상기와 같이 구성된 R/W채널 제어기(34)는 상기 메카니즘(20)의 헤드(16)로부터 픽업 출력되는 신호를 파형 정형하여 디지탈 신호를 게이트 어레이(36)로 출력한다.

상기 게이트 어레이(36)는 상기 R/W채널 제어기(36)로부터 출력되는 서보 버스트 정보를 타이밍적으로 디코딩하여 목표 트랙의 인식신호(Target ID) (TID)를 마이컴(26)으로 출력함과 동시에 목표 트랙의 특성섹터식별신호(Secter ID : 예, 헤드번호, 실린더번호, 섹터번호 등)를 읽어 수 있게 하기 위한 인덱스 펄스(IND)와 섹터 펄스(STP)를 제3도와 같이 출력한다. 이때 상기 인덱스 펄스(IND)는 상기 헤드(16)가 메인 서보 버스트(MSB)에 저장된 인덱스 정보를 픽업시 상기 게이트 어레이(36)가 발생한다. 그리고, 상기의 섹터 펄스(STP)는 디스크(10)가 1회전되어 인덱스 정보가 기록된 메인 하드 디스크(MSB)가 검출되었을때 이의 정보를 입력하는 상기 게이트 어레이(36)가 순차적으로 발생한다.

상기 제3도와 같이 발생된 인덱스 펄스(IND)와 섹터 펄스(STP)는 제어기(24)로 입력된다. 상기와 같은 펄스를 입력하는 상기 제어기(24)는 상기 인덱스 펄스(IND)와 섹터 펄스(STP)을 기준으로 상기 R/W채널 제어기(34)로부터 출력되는 NBZ데이터를 리이드하여 헤드(16)가 위치된 디스크(10)의 트랙 섹터 식별 신호를 호스트 컴퓨터(22)로 전송하면서 탐색을 완료한다.

그러나 제1a도와 같은 서보 버스트를 가지는 디스크와 제2도와 같은 구성을 가지는 종래의 기술은 하기와 같은 문제점이 있어왔다.

(1) 임의의 존에서 특정 존으로 이동하여 특정 섹터에 기록된 정보를 읽을시에 트랙 섹터 식별신호의 억세스가 늦어 데이터 리이드 시간이 늦은 문제가 있다.

(2) N개의 서보 버스트에서 인덱스 정보를 갖는 버스트가 하나밖에 없어서, 각 존별 섹턱길이가 다른 경우 게이트 어레이를 설계시 섹터 펄스를 생성하는 로직회로가 많이 소요되어 설계가 용이하지 않은 문제가 있다.

(3) 디스크의 회전 스피드의 변동에 따른 응답이 늦어 임의의 존에서 또다른 존으로 이동시에 에러 발생 빈도가 높은 문제가 있어왔다.

상기와 같은 종래의 구성에서 실시간(Real time) 처리가 늦어지는 원인을 살표보면 하기와 같다.

제lb도에 도시된 영역중 메인 서보 버스트(MSB)와 서보 버스트(SB) 사이의 영역 (P2)중 현재의 트랙위치가 존(Zonel)에 위치되고 목표 트랙 위치가 존(Zone2)에 위치된 상태에서 탐색 명령이 입력되면, 상기한 바와 같은 동작에 의해 헤드(16)가 이동된다. 상기의 헤드(16)가 현재의 트랙(CP)에서 목표 위치의 트랙(TP)으로 이동하여 타이밍의 기준이 되는 메인 인덱스 버스트(MSB)을 기다리는 상태에서 디스크가 화살표 방향으로 회전하여 상기 메인 인덱스 버스트(MSB)을 바로 만나는 경우에는 바로 게이트 어레이(36)으로부터 제3도와 같은 섹터 펄스(STP)가 발생한다. 여기서 상기 디스크(10)의 회전속도가 360rpm이고 1회전 속도가 16.67msec이라면, 상기 게이트 어레이(36)는 최대 8.335msec내에 메인 인덱스 버스트(MSB)를 기준으로 섹터 펄스를 발생한다. 그러나 목표 트랙(TP)이 메인 인덱스 버스트(MSB) 이후에 있는 경우, 예를들면, 제1b도의 P1영역에 있는 경우, 섹터 펄스(STP)는 디스크(10)가 1회전되는 시간인 16.67msec이후에 생성 가능하게 된다·

따라서 섹터 펄스를 언제 생성되느냐 하는 것이 목표 트랙에서 특정 섹터를 읽는시간이 되며, 이는 곧 목표 위치를 탐색후에 실시간 처리에 영향을 미치게 한다, 또한, 제1도의 회로중 게이트 어레이(36)의 경우 메인 인덱스 버스트(MSB)를 기준으로 1회전 동안의 섹터 펄스(STP)를 발생하도록 되어 있어 회로 설계시 많은 게이트 및 카운터가 필요로하여 회로가 복잡하였다. 따라서, 존의 섹터의 길이가 같지 않을 경우 회로가 더욱더 복잡하게 된다. 그리고, 섹터 펄스를 발생하는 시간에 있어서도, 디스크의 1회전에서 하나의 인덱스 펄스를 기준으로 섹터 펄스가 생성됨으로써 스핀들 모터의 회전이 불안정하거나 외부의 요인으로 인해 타이밍이 지연될 경우 특정 존에 이동후 섹터의 식별신호를 읽을때 에러를 야기시키는 문제가 대두된다.

따라서 본 발명의 목적은 멀티 존을 이용한 고밀도 고용량 HDD에 있어서, 소정의 회전 각도마다 인덱스 정보를 가지는 하드 디스크의 구조를 제공함에 있다.

본 발명의 다른 목적은 멀티 존을 이용한 고밀도 고용량 HDD에 있어서, 임의의 존 영역으로부터 특정존으로 이동하여 특정 섹터의 식별 영역이나 이에 기록된 데이터를 신속 정확하게 엑세스 할 수 있는 회로를 제공함에 있다.

본 발명의 또다른 목적은 인덱스 정보를 소정의 회전 각도마다 가지는 디스크로부터의 인덱스 정보를 디코딩하여 인덱스 펄스와 섹터 제어펄스 발생하는 회로를 제공함에 있다.

본 발명의 또다른 목적은 인덱스 정보를 소정의 회전 각도마다 가지는 디스크의 섹터 펄스를 프로그램머블하게 출력할 수 있는 회로를 제공함에 있다.

본 발명의 또다른 목적은 멀티 인덱스 정보를 가지는 디스크의 섹터 펄스를 프로그램머블하게 츨력할 수 있는 회로를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명은 기록 매체로부터 픽업되는 신호를 소정의 레벨로 증폭하여 디지탈 신호로 파형 정형 출력함과 동시에 NRZ데이터를 출력하는 R/W채널 제어기(34)를 구비한 고속 억세스용 하드 디스크의 억세스 회로에 있어서, 멀티 인덱스 정보가 기록된 하드 디스크(12)와 상기 디스크를 회전시키는 스핀들 모터(14)와 소정의 제어에 의해 상기 하드 디스크에 기록된 정보를 리이드하여 출력하는 헤드(16)와 상기 헤드(16)를 이동하는 액츄에어터(14)로 구성되어 상기 헤드(16)를 통해 픽업된 신호를 상기 R/W채널 제어기(34)로 출력하는 메카니즘(20)과, 외부로부터의 위치 탐색 명령을 출력하고, 인덱스 펄스(IND)와 섹터 제어펄스(SECON)의 입력에 동기되어 입력되는 섹터 펄스(STP)의 입력에 응답하여 상기 R/W채널 제어기(35)로부터 출력되는 NRZ데이터를 읽어 트랙 섹터 식별 정보의 정보를 탐색 완료 정보로서 출력하는 제어기(24)와, 상기 제어기(24)부터 출력되는 탐색 명령의 입력에 응답하여 현재의 트랙으로부터 목표 트랙의 위치를 계산하여 헤드 구동 데이터 및 모터 구동 데이터를 출력하고, 트랙 식별신호(TID)와 섹터 제어펄스(SCEON)의 입력에 응답하여 각 존에 대한 섹터 제어 데이터 및 레지스터 제어신호를 출력하는 마이컴(28)과, 상기 R/W채널 제어기(34)로부터 출력되는 인덱스 정보 비트를 디코딩하여 인덱스펄스(IND)와 섹터 제어펄스(SECON)을 출력함과 동시에 상기 마이컴 (26)으로부터 출력되는 섹터 제어 데이터에 대응한 주기를 카운팅하여 각 존에 대한 섹터 펄스(STP)를 출력하는 제어신호 발생회로(38)로 구성함을 특징으로 한다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제4도는 본 발명에 따른 하드 디스크의 레이아웃의 구조도로서, 회전 디스크(10)은 인덱스 정보가 기록된 메인 인덱스 버스트(40)을 기점으로 고유의 인덱스 정보를 가지는 N개의 서보 인덱스 버스트(44)가 위치되며, 상기 각 인덱스 버스트들 사이에는 각 싸이클 영역을 나타내는 서보 버스트 정보가 기록된 다수의 서보 버스트(42)들이 기록되어 있다.

상기에서 싸이클이라 함은 메인 인덱스 버스트(40)와 서보 인덱스 버스트(44), 서브 인덱스 버스트(44)와 서브 인덱스 버스트(44)의 사이를 지칭하며, 상기 1싸이클 내에서의 섹터의 길이는 각 존에 따라 일정하게 설정되어 있으며, 일정 수의 서보 버스트를 가지고 있다.

각 버스트의 메인 인덱스 정보와 서보 인덱스 정보의 유무는 활당된 인덱스 정보 비트에 의해 판단하며, 이의 인덱스 정보는 섹터 제어펄스(Secter Conto1 Pulse : "SECON")를 발생시키는데 사용된다.

버스트에 활당된 인덱스 비트는 하기와 같다.

또한 제4도에 있어서, 상기 각 버스트에는 인덱스 정보 이외에도 온-트랙을 위한 정보가 기록되어 있으며, 이들은 초기 서보 라이터(Servo writer)에 의해 기록된다.

제5도는 본 발명에 따른 하드 디스크의 엑세스 회로도로서, 멀티 인덱스 정보가 기록된 하드 디스크(12)와 상기 디스크를 회전시키는 스핀들 모터(14)와 소정의 제어에 의해 상기 하드 디스크에 기록된 정보를 리이드하여 출력하는 헤드(16)와 상기 헤드(16)를 이동하는 액츄에이터(14) 등으로 이루어진 메카니즘(20)과, 상기 메카니즘(20)내의 헤드(16)로부터 픽업되는 신호를 소정의 레벨로 증폭하여 디지탈 신호로 파형 정형 출력함과 동시에 NRZ데이터를 출력하는 R/W채널 제어기(Read/Write channel controller)(34)와, 위치탐색 명령(Seek)을 전송하는 호스트 컴퓨더(22)와, 상기 호스트 컴퓨터(22)로부터의 위치 탐색 명령(Seek)을 출력하고, 인덱스 펄스(IND)와 섹터 제어펄스(SECON)(Sector Contorl Pulse)의 입력에 동기하여 입력되는 섹터 펄스(STP)의 입력에 응답하여 상기 R/W채널 제어기(35)로부터 출력되는 NRZ데이터를 읽어 트랙 섹터 식별 정보(Track secter ID)의 정보를 탐색 완료 정보로서 상기 호스트 컴퓨터(22)로 출력하는 제어기(AT Controller) (24)와, 상기 제어기(24)부터 출력되는 탐색 명령의 입력에 응답하여 현재의 트랙으로부터 목표 트랙의 위치를 계산하여 헤드 구동 데이터 및 모터 구동 데이터를 출력하고, 트랙 식별신호(Track Identity)(TID)와 섹터 제어펄스(SCEON)의 입력에 응답하여 각 존에 대한 섹터 제어 데이터 및 레지스터 제어신호를 출력하는 마이컴(28)과, 상기 마이컴(26)으로부터 출력되는 헤드 구동 데이터를 디지탈-아나로그 변환하여 보이스 코일 모터 구동신호를 출력하는 서보 제어기(28)와, 상기 서보 제어기(28)로부터 출력되는 보이스 코일 모터 구동신호에 대응한 헤드 구동신호를 상기 액츄에어터(14)로 출력하는 VCM-D(Voice coli motor driver)(30)와, 상기 마이컴(26)으로부터 출력되는 모더 구동 데이터에 의해 상기 스핀들 모터(12)를 구동하는 모터 구동부(32)와, 상기 R/W채널 제어기(34)로부터 출력되는 인덱스 정보 비트를 디코딩하여 인덱스 펄스(IND)와 섹터 제어펄스(SECON)을 출력함과 동시에 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터에 대응한 주기를 카운팅하여 각 존에 대한 섹터 펄스(STP)를 출력하는 제어신호 발생회로(38)로 구성되어 있다.

상기의 구성중 제어펄스 발생회로(38)는 상기 R/W채널 제어기(34)로부터 출력되는 인덱스 정보 비트를 디코딩하여 디스크의 1회전으로 나타내는 인덱스 펄스(IND) 및 섹터 제어펄스(SECON)를 발생하는 인덱스 디코딩회로(46)와, 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터에 대응한 시스템 클럭을 카운트하여 섹터 펄스(STP)를 출력하는 프로그램머블 카운터(48)로 구성되어 있다.

상기 제5도의 구성중 제3도와 동일한 동작을 행하는 회로의 부호는 설명의 편의을 위하여 제2도에서 사용된 부호와 동일하게 기재 하였다.

제6도는 제5도에 따른 멀티 존에서의 섹터 펄스 출력 타이밍도로서, 이는 제5도의 제어신호 발생회로(38)로부터 출력되는 섹터 펄스(STP)이다. 제6도중 참조번호 40은 메인 인덱스 버스트이고, 42는 서보 버스트이며, 44는 서보 인덱스 펄스이다.

상기 제6도는 두개의 존(Zonel, Zone2)이 디스크에 존재시 가정으로 도시된 것이다. 각 싸아클에서의 섹터의 길이는 각 존에서 동일하다. 예를들면, 존(Zone1)에서 S1 = S2 = S3 = S4 … 이고, 데이터 영역에서의 서보 버스트를 포함하지 않는다. 두번째 존(Zone2)나 그이상의 존 영역에서의 데이터 영역은 서보 버스트를 하나 혹은 그 이상의 서보 버스트를 가지고 있으며, 존에서의 섹터의 길이는 동일하다. 즉 Zone2의 각존의 길이 S1 = S2 = S3 = S4 … 이다. 따라서, 섹터 펄스(STP)는 각 존에 따라서 다르나 동일한 존에서의 섹터 펄스의 주기는 동일하다.

그리고, IND와 SECON는 제어신호 발생회로(38)로부터 각각 출력되는 인덱스 펄스와 섹터 제어펄스이다. 이때 상기 인덱스 펄스(IND)는 디스크의 1회전 주기를 가지게 된다. 예를들어 디스크의 회전이 3600rpm인 경우 16,77msec의 주기를 가지게 되며, 이는 메인 인덱스 버스트(40)를 리이드시에 상기 제어신호 발생회로(38)가 상기 인덱스 정보를 디코딩하여 출력한다. 상기 섹터 제어펄스(SECON)는 메인 인덱스 버스트(40)을 기준으로 하여 각 서보 인덱스 버스트(44)를 검출시에 일정펄스를 생성하여된 것이다.

제7도는 제4도의 하드 디스크의 각 존에 위치된 각 버스트의 기록 정보로서, 각 존에 있는 메인 인덱스버스트(40)와 서보 인덱스 버스트(44)와 서보 버스트(42)는 각각 DC갭과 인덱스 비트와 그레이 코드(Gray code), 서보 위치 버스트(Sevo position burst)로 구성되어 있다. 이 각 인덱스 비트는 전술한 표와 같이되어 있다.

제8도는 제5도에 도시된 인덱스 디코딩 로직회로의 상세회로도로서, 인덱스 정보 비트(91)와 상기 인덱스 정보 비트(91)를 소정 지연한 윈도우신호(93)를 입력하여 상기 인덱스 정보 비트(91)의 선두신호가 제1상태의 논리를 가질때 응답하여 인덱스 버스트 검출신호(97)를 출력하고, 서보 버스트의 주기로 입력되는 리세트 신호(RESET)에 의해 초기화되는 제1버스트 검출회로(50)와, 상기 리세트 신호(RESET)의 입력에 의해 초기화되며, 상기 인덱스 버스트 검출회로(50)로부터 출력되는 인덱스 버스트 검출신호(97)와 상기윈도우신호(93)를 입력하여 서보 버스트 신호(99)를 검출하는 제2버스트 검출회로(52)와, 상기 제1, 제2버스트 검출회로(50) (52)로부터 출력되는 인덱스 버스트 검출신호(97)와 서보 버스트 검출신호(99)를 논리곱하여 인덱스 펄스(IND)를 출력하는 인덱스 펄스 발생수단과, 인덱스 버스트 검출신호(97)와 반전된 서보 버스트 검출신호(99)를 논리곱하여 서보 버스트 펄스를 발생하는 수단과, 상기 인덱스 펄스 발생수단과 상기 서보 버스트 펄스 발생수단에서 각각 출력되는 신호를 논리합하여 섹터 제어펄스(SECON)를 출력하는 오아게이트(62)로 구성된다.

상기의 구성중 인덱스 펄스 발생수단은 앤드게이트(54)와 하나의 플립플롭(58)으로 구성되며, 상기 서보버스트 펄스 발생수단은 앤드게이트(56)와 하나의 플립플롭(60)으로 구성된다.

제9도는 제8도에 도시된 인덱스 디코딩 로직회로의 각 부의 동작 타이밍도이다.

제10도는 제5도에 도시된 프로그램머블 섹터 카운터의 상세회로도로서, 마이컴(26)으로부터 출력되는 섹터 제어 데이터를 입력하여 로딩신호(303)와 제어펄스(301)을 출력하는 레지스터 제어기(201)과, 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터를 상기 로딩신호(303)의 입력에 응답하여 저장 출력하는 레지스터(203)과, 상기 제어펄스(301)의 입력에 응답하여 저장 출력하는 레지스터(203)과, 상기 제어펄스(301)의 입력에 응답하여 클럭 인에이블 신호(305)을 출력하고, 섹터 펄스(STP)의 발생에 의해 초기화되는 인에이블 신호 발생기(205)와, 상기 클럭 인에이블 신호 발생기(205)의 출력에 인에이블되어 시스템 클럭(307)을 게이팅 출력하는 클럭 게이트(309)와, 상기 클럭 게이트(309)으로부터 출력되는 클럭을 카운팅하여 출력하며 상기 섹터 펄스(STP)의 발생에 의해 초기화되는 카운터(207)과, 상기 레지스터(203)으로부터 출력되는 섹터 제어 데이터와 상기 카운터(207)로부터 출력되는 카운팅 데이터를 비교하여 두값이 같을때 섹터 펄스(STP)을 발생하는 비교기(209)로 구성되어 있다.

제11도는 제10도에 도시된 프로그램머블 섹터 카운터의 동작 타이밍도이다.

이하 본 발명을 첨부한 상술한 도면을 참조하여 상세히 설명한다.

지금 메카니즘(20)에 제4도와 같은 메인 인덱스 버스트(40)와 서보 버스트(42)와 서보 인덱스 버스트(44)가 기록된 멀티 존 형태의 하드 디스크(10)가 장착된 상태에서 호스트 컴퓨터(22)로부터 목표 트랙 탐색 명령이 제어기(24)로 입력되면, 상기 제어기(24)는 입력된 명령을 마이컴(26)으로 출력한다. 예를들어 상기의 호스트 컴퓨터 (22)가 현재의 위치(CP)가 첫번째 존(Zonel)의 영역에 있는 상태에서 두번째 존(Zone2)에 위치된 목표 위치(TP)의 데이터를 탐색하기 위한 명령을 출력하였다면, 마이컴(26)은 제2도의 설명에서 전술한 바와 같이 현재의 위치로부터 목표 위치까지의 이동도록 하는 헤드 구동 데이터 및 모터구동 데이터를 서보 제어기(28)와 모터 구동부(32)로 각각 출력한다. 상기와 같은 구동신호를 출력한 상기마이컴(26)은 섹터 제어 데이터와 레지스터 제어신호를 데이터버스를 통하여 제어신호 발생회로(38)로 출력한다.

상기 서보 제어기(28)는 상기의 헤드 구동 데이터를 디지탈 아나로그 변환하여 보이스 코일 모터 구동신호를 VCM-D(30)로 출력하며, 상기 모터 구동부(32)는 상기 마이컴(26)으로부터 출력되는 모더 구동 데이터에 응답하여 메카니즘(20)의 스핀들 모터(12)를 구동한다. 상기 VCM-D(30)는 상기 구동신호의 입력에 의해 엑츄에이터 (14)를 구동하여 헤드(16)를 디스크(10)의 특정 트랙으로 이동하도록 한다.

따라서 상기 메카니즘(20)내의 스핀들 모터(12)는 상기 호스트 컴퓨터(22)의 탐색 명령에 의해 구동되며, 헤드(16)는 현재의 위치로부터 목표 위치의 트랙으로 이동되어 정보를 픽업하여 출력한다. 상기와 같은 동작에 의해 제4도와 같이 구성된 디스크(10)의 메인 인덱스 버스트(40)와 서보 버스트(42)와, 서보 인덱스 버스트(44)에 각각 기록된 인덱스 정보가 픽업되어 R/W채널 제어기(34)로 입력된다. 이때 상기 R/W채널 제어기(34)는 상기 메카니즘(20)의 헤드(16)로부터 픽업 각 인덱스 정보 비트를 파형 정형하여 디지탈 신호를 제어신호 발생회로(38)로 출력한다. 여기서 인덱스 정보 비트라함은 메인 인덱스 버스트(40)와 서보 버스트(42)와 서보 인덱스 버스트(44)에 각각 기록된 비트로써 이는 전술한 표와 같이 기록되어 있다.

상기 R/W채널 제어기(34)로부터 출력되는 인덱스 정보 비트(91)와 전술한 마이컴 (26)으로부터 출력되는 섹터 제어 데이터 및 레지스터 제어신호를 입력하는 상기 제어신호 발생회로(38)는 상기 인덱스 정보 비트를 디코딩하여 제6도와 같은 인덱스 펄스(IND)와 섹터 제어펄스(SECON)를 발생함과 동시에 현재 회전되는 존 영역의 섹터 펄스(STP)를 제6도와 같이 발생하여 제어기(24)로 출력한다, 이때 상기 섹터 펄스(STP)의 발생은 제어신호 발생회로(38)의 내부에 내장된 프로그램머블 섹터 카운터(48)가 상기 마이컴(26)으로부터 출력한 섹터 제어 데이타와 레지스터 제어신호에 대응한 시스템 클럭을 카운트하여 출력하며, 상기 인덱스 펄스(IND)와 섹터 제어펄스(SECON)은 제어펄스 발생회로(38)의 내부에 내장된 인덱스 디코딩 로직희로(46)가 입력되는 인덱스 정보 비트를 디코딩하여 출력한다.

상기 제어펄스 발생회로(38)내의 인덱스 디코딩 로직회로(46)의 동작을 제8도와 제9도를 참조하여 설명하면 하기와 같다.

지금 헤드(l6)가 제4도와 같은 디스크(l0)의 각 버스트에 기록된 인덱스 정보 비트를 픽업하여 출력하면, 이는 R/W채널 제어기(34)가 디지탈 신호로 파형 정형하여 제9도와 같은 인덱스 정보 비트(91)를 제8도와 같이 구성원 인덱스 디코딩 로직회로 (46)의 제l버스트 검출회로(50)로 출력한다. 이때 상기 제1버스트 검출회로(50)는 각 버스트의 주기(매 서보 버스트의 시작점)에서 발생로 입력되는 리세트 신호 (RESET)에 의해 초기화된다. 상기와 같이 초기화된 제1버스트 검출회로(50)는 인덱스 정보 비트(91)의 유무에 따라서 제9도와 같이 입력되는 윈도우 신호(93)의 입력에 응답하여 선두 펄스가 논리 "하이"인 경우를 검출하여 제9도와 같은 인덱스 버스트 검출신호(97)를 제2버스트 검출회로(52)와 앤드게이트(54) (56)의 일측으로 입력 시킨다.

한편 상기 제2버스트 검출회로(52)는 상기 리세트 신호(RESET)의 입력에 의해 초기화되며, 상기 제9도와 같이 입력되는 인덱스 버스트 검출신호(97)을 입력되는 윈도우 신호(93)에 의해 제9도와 같은 서보 버스트 검출신호(99)를 상기 두 앤드게이트 (54)와 (60)의 또다른 입력단자로 출력한다. 상기 제9도와 같이 출력되는 인덱스 버스트 검출신호(97)와 서보 버스트 검출신호(99)는 디스크(10)에 기록된 메인 인덱스 버스트(40)의 인덱스 정보 비트(1,1)와 서보 버스트(42)의 정보 비트(0,1)와 서보 인덱스 버스트(44)의 인덱스 정보 비트(1,0)의 검출을 위한 기준신호이다.

따라서, 상기 제1, 제2인덱스 검출회로(50), (52)는 직렬로 입력되는 인덱스 정보 비트(91)를 제9도와 같이 병렬로 변환하여 출력함을 알 수 있다.

상기 제1, 제2버스트 검출회로(50) (52)로부터 출력되는 인덱스 버스트 검출신호(97)와 서보 버스트 검출신호(99)를 입력하는 앤도게이트(54)는 두 신호의 입력이 모도 "하이"인 경우 제9도와 같은 인덱스 펄스(IND)를 플립플롭(58)으로 출력한다. 상기 플립플롭(58)은 상기 인덱스 펄스(IND)를 시스템 클럭(95)에 의해 제9도와 같이 소정 지연하여 인덱스 펄스(IND)을 제어기(24)로 출력한다.

또한 상기 앤드게이트(56)는 상기 제2버스트 검출회로(52)로부터 출력되는 서보 버스트 검출신호(99)를 반전하고, 상기 제1버스트 검출회로(50)로부터 출력되는 인덱스 버스트 검출신호(97)와 상기 반전된 서보 인덱스 출력신호(99)가 모드 "하이"인 경우에만 제9도 107과 같은 펄스를 출력 플립플롭(60)으로 출력한다. 이때 상기의 플립플롭(60)은 상기 제9도 107과 같은 펄스을 시스템 클럭(103)에 의해 소정 지연하여 제9도 109와 같은 신호를 오아게이트(62)로 출력한다. 따라서 상기 오아게이트(62)는 상기한 플립플롭(58)과 (60)으로부터 출력되는 인덱스 펄스(IND)와 펄스(109)를 논리합하여 제9도와 같은 섹터 제어펄스(SECON)를 마이컴(26) 및 제어기(24)로 출력한다.

상기한 바와 같이 제어펄스 발생회로(38)내의 인덱스 디코딩 로직회로(46)는 제4도와 같이 각 서보 버스트에 대한 인덱스 정보 비트를 가지는 디스크의 사이클 정보를 디코딩하여 상기와 같이 제어기와 마이컴으로 출력함을 알 수 있다.

한편 제어펄스 발생회로(38)내의 프로그램머블 섹터 카운터(48)의 동작을 살피면 하기와 같다.

진기한 마이컴(26)이 각 존에 대한 섹터 펄스제어 데이터와 레지스터 제어신호를 제어펄스 발생회로(38)로 출력하면, 이는 제10도와 같이 구성된 프로그램머블 섹터 카운터(48)의 12비트 레지스터(203)와 레지스터 제어기(201)로 입력된다. 이때 상기 레지스터 제어기(201)는 입력된 레지스터 제어신호에 응답하여 제11도와 같은 제어펄스(301)과 로딩신호(303)를 인에이블 신호 발생기(205)와 레지스터(203)에 입력시킨다. 상기 마이컴(36)으로부터 출력되는 섹터제어 데이터를 입력하는 레지스터 (203)은 상기 제l1도와 같은 로딩신호의 입력에 응답하여 상기 입력되는 데이터를 내부의 레지스터에 저장하여 비교기(209)로 출력한다.

상기와 같은 제어펄스(301)을 입력하는 인에이블 신호 발생기(205)는 제11도와 같이 하이 상태로 천이되는 클럭 인에이블 신호(305)을 앤드게이트(206)로 출력한다. 따라서 상기 앤드게이트(206)은 상기 클럭 인에인블 신호(305)의 입력에 응답하여 제 11도와 같이 입력되는 시스템 클럭(307)을 제11도 309와 같이 게이팅한다. 이와같이 게이팅되는 클럭은 12비트 카운터(207)의 클럭단자로 입력된다. 그러므로, 상기의 카운터(27)는 상기 레지스터 제어기(201)로부터 제11도와 같은 펄스제어 신호(30l)가 출력될 때 이에 응답하여 입력되는 클럭을 카운팅하여 비교기(209)로 출력한다.

따라서, 상기 비교기(209)는 마이컴(26)으로부터 출력된 섹터 제어 데이터와 상기와 같이 카운팅된 카운트 데이터를 비교하여 두 데이터의 값이 같을때 제1도와 같은 섹터 펄스(STP)를 생성하여 출력한다.

상기와 같이 섹터 펄스(STP)가 생성되면, 상기 인에이블 신호 발생회로(205)와 카운터(207)가 클리어된다. 이와 같이 상기 인에이블신호 발생기(205)와 카운터(207)가 상기 발생된 섹터 펄스(STP)에 의해 클리어되도록 한 것은 다음의 섹터 펄스를 발생하기 위한 섹터 제어 데이터의 값을 새로이 카운팅하기 위함이다. 이때 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터는 디스크의 각 존 및 각 싸이클에 따라 다르다.

따라서 상기와 같이 섹터 펄스(STP)는 각 존의 섹터의 길이에 따라 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터에 의해 제6도와 같이 출력된다.

상기한 바와 같은 동작에 의해 상기 제어펄스 발생회로(38)로부터 상기 제6도와 같이 출력되는 섹터 펄스(STP)와 인덱스 펄스(IND)와 섹터 제어펄스(SECON)는 제어기(24)로 입력된다. 이때 상기 제어기(24)는 상기 입력된 인덱스 펄스(IND)와 섹터 제어펄스(SECON)를 내부의 기준 신호로 설정하고, 입력되는 섹터 펄스(STP)를 이용하여 특정 트랙의 ID(Identificantion) 영역에 위치된 NRZ데이터를 리이드한다.

상술한 바와 같이 디스크의 1회전(Revolution) 기간에 메인 인덱스와 서보 인덱스로 하는 멀티 인덱스를 가지는 섹터 제어펄스(SECON)를 제어펄스 발생회로(38)로부터 발생하여 제어기(24)로 공급함으로써 특정 존으로 이동시의 억세스 시간을 단축할 수 있다. 즉, 섹터 펄스의 생성의 기준이 되는 인덱스의 수를 조절하여 특정 존으로 이동할 때 인덱스를 기다리는 시간을 크게 줄일 수 있어 소정의 목표 위치를 탐색후 섹터의 ID와 데이터를 읽는 시간을 단축할 수 있다.

예를들어 본 발명에 다른 디스크의 회전수가 3600rpm 일때, 서보 인덱스 버스트가 3개, 메인 인덱스가 1개 있는 서보 버스트의 레이아웃으로 디스크를 구성시 특정 존으로 이동하여 인덱스를 기다리는 시간은 최대 16.67msec÷4=4.14msec로 단축됨으로써 데이터 엑세스 속도를 단축할 수 있다.

상술한 바와 같이 본 발명은 디스크에 멀티 인덱스를 라이트하고, 상기 디스크에 기록된 멀티 인덱스를 검출하여 제어기로 공급함으로써 디스크 회전에 의한 인덱스의 검출 시간을 빠르게 할 수 있어 고속 억세스가 가능하다.

Claims (7)

1. 기록 매체로부터 픽업되는 신호를 소정의 레벨로 증폭하여 디지탈 신호로 파형 정형 출력함과 동시에 NRZ데이터를 출력하는 R/W채널 제어기(34)를 구비한 고속 억세스용 하드 디스크의 억세스 회로에 있어서, 멀티 인덱스 정보가 기록된 하드 디스크 (12)와 상기 디스크를 회전시키는 스핀들 모터(l4)와 소정의 제어에 의해 상기 하드 디스크에 기록된 정보를 리이드하여 출력하는 헤드(16)와 상기 헤드(l6)를 이동하는 액츄에이터(14)로 구성되어 상기 헤드(l6)를 통해 픽업된 신호를 상기 R/W채널 제어기(34)로 출력하는 메카니즘(20)과, 외부로부터의 위치 탐색 명령을 출력하고, 인덱스 펄스(IND)와 섹터 제어펄스(SECON)의 입력에 동기되어 입력되는 서보 버스트(STP)의 입력에 응답하여 상기 R/W채널 제어기(35)로부터 출력되는 NRZ 데이터를 읽어 트랙 섹터 식별 정보의 정보를 탐색 완료 정보로서 출력하는 제어기(24)와, 상기 제어기(24)부터 출력되는 탐색 명령의 입력에 응답하여 현재의 트랙으로부터 목표 트랙의 위치를 계산하여 헤드 구동 데이터 및 모터 구동 데이터를 출력하고, 트랙, 식별신호(TID)와 섹터 제어펄스(SECON)의 입력에 응답하여 각 존에 대한 섹터 제어 데이터 및 레지스터 제어신호를 출력하는 마이컴(28)과, 상기 R/W채널 제어기 (34)로부터 출력되는 인덱스 정보 비트를 디코딩하여 인덱스 펄스(IND)와 섹터 제어펄스(SECON)을 출력함과 동시에 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터에 대응한 주기를 카운팅하여 각 존에 대한 섹터 펄스(STP)를 출력하는 제어신호 발생회로(38)로 구성함을 특징으로 하는 고속 억세스용 하드 디스크의 억세스 회로.
2. 제1항에 있어서, 상기 디스크(10)는 인덱스 정보가 기록된 메인 인덱스 버스트(40)을 기점으로 고유의 인덱스 정보를 가지는 N개의 서보 인덱스 버스트(44)가 소정의 간격으로 위치되며, 상기 각 인덱스 버스트를 사이에는 각 싸이클 영역을 나타내는 서보 버스트 정보가 기록된 다수의 서보 버스트(42)들이 기록되어짐을 특징으로 하는 고속 억세스용 하드 디스크의 억세스 회로.
3. 제2항에 있어서, 상기 제어 펄스 발생회로(38)는 상기 R/W채널 제어기(34)로부터 출력되는 인덱스 정보 비트를 디코딩하여 디스크의 1회전으로 나타내는 인덱스 펄스(IND) 및 섹터 제어펄스(SECON)를 발생하는 인덱스 디코딩회로(46)와, 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터에 대응한 시스템 클럭을 카운트하여 섹터 펄스(STP)를 출력하는 프로그램머블 카운터(48)로 구성함을 특징으로 하는 회로.
4. 제3항에 있어서, 상기 인덱스 디코딩 회로(46)은 인덱스 정보 비트(91)와 상기 인덱스 정보 비트(91)를 소정 지연한 윈도우신호(93)를 입력하여 상기 인덱스 정보 비트 (91)의 선두신호가 제1상태의 논리를 가질때 응답하여 인덱스 버스트 검출신호(97)를 출력하고, 서브 버스트의 주기로 입력되는 리세트 신호(RESET)에 의해 초기화되는 제1버스트 검출회로(50)와, 상기 리세트 신호(RESET)의 입력에 의해 초기화되며, 상기 인덱스 버스트 검출회로(50)로부터 출력되는 인덱스 버스트 검출신호(97)와 상기 윈도우신호(93)를 입력하여 서보 버스트 신호(99)를 검출하는 제2버스트 검출회로(52)와, 상기 제1, 제2버스트 검출회로(50) (52)로부터 출력되는 인덱스 버스트 검출신호(97)와 서브 버스트 검출신호(99)를 논리곱하여 인덱스 펄스(IND)를 출력하는 인덱스 펄스 발생수단과, 인덱스 버스트 검출신호(97)와 반전된 서보 버스트 검출신호(99)를 논리곱하여 서보 버스트 펄스를 밭생하는 수단과, 상기 인덱스 펄스 발생수단과 상기 서보 버스트 펄스 발생수단에서 각각 출력되는 신호를 논리합하여 섹터 제어펄스(SECON)를 출력하는 오아게이트(62)로 구성함을 특징으로 하는 회로.
5. 제 4항에 있어서, 상기 인덱스 펄스 발생수단은 앤드게이트(54)와 하나의 플립플롭 (58)으로 구성되며, 상기 서보 버스트 펄스 발생수단은 앤드게이트(56)와 하나의 플립플롭(60)으로 구성됨을 특징으로 하는 회로.
6. 제3항는 또는 제4항에 있어서, 상기 프로그램머블 섹터 카운터(48)는 상기 마이컴 (26)으로부터 출력되는 섹터 제어 데이터를 입력하여 로딩신호(303)와 제어펄스 (30l)을 출력하는 레지스터 제어기(201)과, 상기 마이컴(26)으로부터 출력되는 섹터 제어 데이터를 상기 로딩신호(303)의 입력에 응답하여 저장 출력하는 레지스터(203)과, 상기 제어펄스(301)의 입력에 응답하여 클럭 인에이블 신호(305)을 출력하고, 섹터 펄스(STP)의 발생에 의해 초기화되는 인에이블 신호 발생기(205)와, 상기 클럭 인에이블 신호 발생기(205)의 출력에 인에이블되어 시스템 클럭(307)을 게이팅 출력하는 클럭 게이트(309)와, 상기 클럭 게이트(309)으로부터 출력되는 섹터 제어 데이터와 상기 카운터(207)로부터 출력되는 카운팅 데이터를 비교하여 두 값이 같을때 섹터 펄스(STP)을 발생하는 비교기(209)로 구성함을 특징으로 하는 회로.
7. 2항에 있어서. 상기 디스크(10)에 기록된 메인 인덱스 버스트(40)와 N개의 서보 인덱스 버스트(44)와 이들 사이에 위치된 서보 버스트(42) 각각에는 각각의 버스트을 구별하는 2진 데이터가 서로 다르게 기록되어 있음을 특징으로 하는 회로.