JP3031471B2 - トラツクアドレスデコーデイング回路 - Google Patents
トラツクアドレスデコーデイング回路Info
- Publication number
- JP3031471B2 JP3031471B2 JP1194274A JP19427489A JP3031471B2 JP 3031471 B2 JP3031471 B2 JP 3031471B2 JP 1194274 A JP1194274 A JP 1194274A JP 19427489 A JP19427489 A JP 19427489A JP 3031471 B2 JP3031471 B2 JP 3031471B2
- Authority
- JP
- Japan
- Prior art keywords
- track address
- track
- data
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/08—Track changing or selecting during transducing operation
- G11B21/081—Access to indexed tracks or parts of continuous track
- G11B21/083—Access to indexed tracks or parts of continuous track on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル磁気記録に関し、具体的にはデジタ
ル磁気記録用改良型記録媒体と、記録媒体に格納されて
いるデジタル情報から数値トラツクアドレス情報を取出
す回路に関する。
ル磁気記録用改良型記録媒体と、記録媒体に格納されて
いるデジタル情報から数値トラツクアドレス情報を取出
す回路に関する。
複数のトラツクによつて周辺装置に情報を格納するデ
ータ記録ならびに磁気データ記録においては、情報を確
認可能位置に格納し、同位置から取出せるようにするた
めにトラツクアドレスを記録しなければならない。デイ
スクドライブその他デジタル格納周辺装置の多くは、格
納データの位置情報が格納するデータと同じ面のセクタ
に位置しており、これをエンベデツドサーボ法と言う
が、それは、トラツク確認情報ならびにセクタ番号、ト
ラツク番号、ヘツド番号などの他の情報をすべて記録ユ
ーザデータに対して別個に設定したセクタにおいてデイ
スクの各部分に先行して記録媒体に記録するからであ
る。周辺装置を接続するホストコンピユータが情報を所
定の位置に格納しまた同位置から取出すことを命令する
故、磁気記録ヘツド位置決めするトラツクのアイデンテ
イテイが必要である。また、最新式デイスクドライブに
おいては、ドライブがパワーダウンすれば磁気記録ヘツ
ドはデータが格納されていない位置へ移動し、したがつ
てドライブがレスト位置（休止位置）から起動する時に
アクチユエータが記録トラツクの上に位置しておらず、
ヘツドを記録トラツクの上に移動し、ヘツド位置を読取
つて処理し、ヘツドの位置をホストコンピユータの命令
に従つて情報を格納するあるいは取り出す基準点として
デイスク格納サブシステムへ送らなければならない。
ータ記録ならびに磁気データ記録においては、情報を確
認可能位置に格納し、同位置から取出せるようにするた
めにトラツクアドレスを記録しなければならない。デイ
スクドライブその他デジタル格納周辺装置の多くは、格
納データの位置情報が格納するデータと同じ面のセクタ
に位置しており、これをエンベデツドサーボ法と言う
が、それは、トラツク確認情報ならびにセクタ番号、ト
ラツク番号、ヘツド番号などの他の情報をすべて記録ユ
ーザデータに対して別個に設定したセクタにおいてデイ
スクの各部分に先行して記録媒体に記録するからであ
る。周辺装置を接続するホストコンピユータが情報を所
定の位置に格納しまた同位置から取出すことを命令する
故、磁気記録ヘツド位置決めするトラツクのアイデンテ
イテイが必要である。また、最新式デイスクドライブに
おいては、ドライブがパワーダウンすれば磁気記録ヘツ
ドはデータが格納されていない位置へ移動し、したがつ
てドライブがレスト位置（休止位置）から起動する時に
アクチユエータが記録トラツクの上に位置しておらず、
ヘツドを記録トラツクの上に移動し、ヘツド位置を読取
つて処理し、ヘツドの位置をホストコンピユータの命令
に従つて情報を格納するあるいは取り出す基準点として
デイスク格納サブシステムへ送らなければならない。
トラツクアドレス情報を確保する従来法の一例がLewi
s et al.の米国特許第4,424,543号“Method and Appara
tus for Recording Transducer Positioning Informati
on"（変換器位置決め情報記録方法／装置）（1984年１
月３日付け発行公報掲載）に開示されている。それによ
れば、磁気記録媒体のトラツクを各々16のバンドに分割
し、１つのバンド内の各トラツクに０〜15の番号を付け
る。１つのバンド内のトラツクのアイデンテイフイケー
シヨンを、他の多くの先行システムの場合のようにエン
コーデイングは行わずに、直接グレイコードで書込むよ
うになつている。
s et al.の米国特許第4,424,543号“Method and Appara
tus for Recording Transducer Positioning Informati
on"（変換器位置決め情報記録方法／装置）（1984年１
月３日付け発行公報掲載）に開示されている。それによ
れば、磁気記録媒体のトラツクを各々16のバンドに分割
し、１つのバンド内の各トラツクに０〜15の番号を付け
る。１つのバンド内のトラツクのアイデンテイフイケー
シヨンを、他の多くの先行システムの場合のようにエン
コーデイングは行わずに、直接グレイコードで書込むよ
うになつている。
同方法においては、バンド内のいずれのトラツクが検
出されたかということだけしか知ることができず、ヘツ
ドを位置決めしたトラツクに格納されている情報からは
絶対トラツクアドレスを直接得ることはできず、他の情
報を用いて絶対トラツクアドレスを確認しなければなら
ない。同特許に開示されているトラツクアドレス確認シ
ステムにはさらに、データセパレータ（フエーズロツク
ループと呼ばれることもある）が必要であり、デイスク
からトラツクアドレスを読出す前にセクタのトラツクア
ドレスの前に記録した信号によつて同期化しなければな
らないために、本来ならばユーザデータの格納用に使用
できるデイスクスペースをそのために充てなければなら
ず、また追加回路が必要になるという難点がある。
出されたかということだけしか知ることができず、ヘツ
ドを位置決めしたトラツクに格納されている情報からは
絶対トラツクアドレスを直接得ることはできず、他の情
報を用いて絶対トラツクアドレスを確認しなければなら
ない。同特許に開示されているトラツクアドレス確認シ
ステムにはさらに、データセパレータ（フエーズロツク
ループと呼ばれることもある）が必要であり、デイスク
からトラツクアドレスを読出す前にセクタのトラツクア
ドレスの前に記録した信号によつて同期化しなければな
らないために、本来ならばユーザデータの格納用に使用
できるデイスクスペースをそのために充てなければなら
ず、また追加回路が必要になるという難点がある。
エンベデツドサーボシステムにおいてトラツクアドレ
ス情報を確保する別の方法がMoon et al.の米国特許第
4,669,004号“High Capacity Disk File with Embedded
Sector Servo"（エンベデツドセクタサーボ付き大容量
デイスクフアイル）（1987年５月26日付け発行公報掲
載）に開示されている。それによれば、デイスクの各ト
ラツクの位相コヒーレンスの必要性をなくすために相異
なる径方向位置にある４つのバースト信号に各々トラツ
クアドレスを書込み、１、７記録コードにエンコーデイ
ングする。さらに、トラツクアドレス情報の直前に、ト
ラツクアドレス情報をデコーデイングするためにデータ
セパレータを同期化するのに必要なバーストプリアンブ
ル／同期化信号がある。Moon et al.システムにおいて
は、ユーザデータも１、７記録コードにエンコーデイン
グする。Moon et al.のシステムには、データセパレー
タが必要であり、またデータセパレータの同期化信号用
の別個のデイスクスペースが必要であるという難点があ
る。さらに、未確認のトラツクの上にヘツドが位置して
いる時にドライブを起動する場合に、トラツクアドレス
情報とユーザデータが同じ記録コードでデイスクに記録
されているためにこれを弁別しなければならないという
問題が生じる。
ス情報を確保する別の方法がMoon et al.の米国特許第
4,669,004号“High Capacity Disk File with Embedded
Sector Servo"（エンベデツドセクタサーボ付き大容量
デイスクフアイル）（1987年５月26日付け発行公報掲
載）に開示されている。それによれば、デイスクの各ト
ラツクの位相コヒーレンスの必要性をなくすために相異
なる径方向位置にある４つのバースト信号に各々トラツ
クアドレスを書込み、１、７記録コードにエンコーデイ
ングする。さらに、トラツクアドレス情報の直前に、ト
ラツクアドレス情報をデコーデイングするためにデータ
セパレータを同期化するのに必要なバーストプリアンブ
ル／同期化信号がある。Moon et al.システムにおいて
は、ユーザデータも１、７記録コードにエンコーデイン
グする。Moon et al.のシステムには、データセパレー
タが必要であり、またデータセパレータの同期化信号用
の別個のデイスクスペースが必要であるという難点があ
る。さらに、未確認のトラツクの上にヘツドが位置して
いる時にドライブを起動する場合に、トラツクアドレス
情報とユーザデータが同じ記録コードでデイスクに記録
されているためにこれを弁別しなければならないという
問題が生じる。
本発明は、従来システムに比べて簡素であり、トラツ
クアドレスをより簡単に検出するトラツクアドレスデコ
ーディング回路を提供することを目的とする。
クアドレスをより簡単に検出するトラツクアドレスデコ
ーディング回路を提供することを目的とする。
本発明はまた、データセパレータを必要としないトラ
ツクアドレスデコーデイング回路を提供することを目的
とする。
ツクアドレスデコーデイング回路を提供することを目的
とする。
本発明はまた、1/6（２、８）RLL（run−length−lim
ited）記録コードを用いて記録媒体に記録したデジタル
データをデコーデイングする回路を提供することを目的
とする。
ited）記録コードを用いて記録媒体に記録したデジタル
データをデコーデイングする回路を提供することを目的
とする。
本発明の１つの特徴によれば、記録媒体から取出され
たデジタル信号で構成されるトラツクアドレス情報を受
け、トラツクアドレス出所情報を含んでいる該トラツク
アドレス情報を数字トラツクアドレスに変換する回路で
あつて、該トラツクアドレス情報を受ける１つの入力端
子と、各々が先行デジタル信号を受けた後の経過時間を
指示する１つの出力信号を発生する複数の出力端子と、
該デジタル信号間の相対時間を測定し、該複数の出力端
子の中の実測時間に対応する１つの出力端子に１つの出
力信号を供給する手段を備えている第１回路と、該第１
回路の出力端子に接続されている複数の入力端子と、複
数の出力端子と、該入力端子の中の特定の入力端子を１
つあるいは複数の該出力端子に対してグルーピングし、
対応グループ内の１つの入力端子に信号が印加されれば
１つのあるいは複数の該出力端子に１つの出力信号を供
給する変換回路と、該変換回路の出力端子に接続されて
いる入力端子と、該変換回路から信号を受けてトラツク
アドレス同期化情報を受けたことを指示する１つの出力
信号を出力端子から発生する手段を備えているトラツク
アドレス同期化情報検出手段と、複数の入力端子と、１
つの該入力端子を該トラツクアドレス同期化情報検出手
段の出力端子に接続する手段と、他の該入力手段を該変
換回路の特定の出力端子に接続する手段を備えており、
該トラツクアドレス同期化情報検出手段から信号を受
け、該変換回路から信号を受け、該記録媒体から取出さ
れたデジタル信号によつて指示される数字トラツクアド
レスを発生するトラツクアドレスデコーデイング回路を
備えて成る回路が提供される。
たデジタル信号で構成されるトラツクアドレス情報を受
け、トラツクアドレス出所情報を含んでいる該トラツク
アドレス情報を数字トラツクアドレスに変換する回路で
あつて、該トラツクアドレス情報を受ける１つの入力端
子と、各々が先行デジタル信号を受けた後の経過時間を
指示する１つの出力信号を発生する複数の出力端子と、
該デジタル信号間の相対時間を測定し、該複数の出力端
子の中の実測時間に対応する１つの出力端子に１つの出
力信号を供給する手段を備えている第１回路と、該第１
回路の出力端子に接続されている複数の入力端子と、複
数の出力端子と、該入力端子の中の特定の入力端子を１
つあるいは複数の該出力端子に対してグルーピングし、
対応グループ内の１つの入力端子に信号が印加されれば
１つのあるいは複数の該出力端子に１つの出力信号を供
給する変換回路と、該変換回路の出力端子に接続されて
いる入力端子と、該変換回路から信号を受けてトラツク
アドレス同期化情報を受けたことを指示する１つの出力
信号を出力端子から発生する手段を備えているトラツク
アドレス同期化情報検出手段と、複数の入力端子と、１
つの該入力端子を該トラツクアドレス同期化情報検出手
段の出力端子に接続する手段と、他の該入力手段を該変
換回路の特定の出力端子に接続する手段を備えており、
該トラツクアドレス同期化情報検出手段から信号を受
け、該変換回路から信号を受け、該記録媒体から取出さ
れたデジタル信号によつて指示される数字トラツクアド
レスを発生するトラツクアドレスデコーデイング回路を
備えて成る回路が提供される。
本発明は、デジタル情報の格納に関わるものであり、
ここではデジタル情報を磁気記録媒体に格納する場合を
紹介することとするが、本発明は磁気記録媒体のみを対
象とするものではない。本発明の好ましい実施態様とし
て、デジタル情報を磁気デイスクのセクタに格納する場
合について説明する。第１図に示すように、磁性体が表
面にコーテイングされている磁気デイスク１が径方向分
割線５、６、７、８によつて複数のセクタ２、３、４に
分割されている。デイスクフアイルの技術分野において
周知のごとく、デイスク１の中心と同心に一定間隔を隔
てて設けられている複数のトラツク（３つのトラツク
９、10、11のみを示す）にデジタル情報を格納し、１つ
または複数の磁気ヘツド（不図示）でトラツクにアドレ
ツシングする。本発明の好ましい実施態様においては、
デイスク１を72のセクタに分割し、各セクタに各々個別
にアドレツシングする。デイスクを径方向に横断しつつ
トラツクアドレス情報を各セクタに同相記録する（第３
図参照）。各トラツクのセクタ数は同じである。データ
の格納／取出しを行うには、セクタ番号とトラツク番号
に基いて情報の位置を確認しなければならず、また現在
トラツクから所望トラツクへ移動できなければならな
い。ここに紹介するシステムにおいては、各セクタは第
２図に示すとおりのフオーマツトになつており、ユニー
クな方法によつて確認することができる。
ここではデジタル情報を磁気記録媒体に格納する場合を
紹介することとするが、本発明は磁気記録媒体のみを対
象とするものではない。本発明の好ましい実施態様とし
て、デジタル情報を磁気デイスクのセクタに格納する場
合について説明する。第１図に示すように、磁性体が表
面にコーテイングされている磁気デイスク１が径方向分
割線５、６、７、８によつて複数のセクタ２、３、４に
分割されている。デイスクフアイルの技術分野において
周知のごとく、デイスク１の中心と同心に一定間隔を隔
てて設けられている複数のトラツク（３つのトラツク
９、10、11のみを示す）にデジタル情報を格納し、１つ
または複数の磁気ヘツド（不図示）でトラツクにアドレ
ツシングする。本発明の好ましい実施態様においては、
デイスク１を72のセクタに分割し、各セクタに各々個別
にアドレツシングする。デイスクを径方向に横断しつつ
トラツクアドレス情報を各セクタに同相記録する（第３
図参照）。各トラツクのセクタ数は同じである。データ
の格納／取出しを行うには、セクタ番号とトラツク番号
に基いて情報の位置を確認しなければならず、また現在
トラツクから所望トラツクへ移動できなければならな
い。ここに紹介するシステムにおいては、各セクタは第
２図に示すとおりのフオーマツトになつており、ユニー
クな方法によつて確認することができる。
第２図に示す代表的セクタにおいて、左端の始端のト
ラツクプリアンブルは36の1000データパターンで構成さ
れている。第２図は１つの完全セクタのフオーマツトの
詳細を示すのに対して、第３図はトラツクプリアンブ
ル、トラツクアドレスマーク、インデツクスビツト、ト
ラツクアドレスならびに４つの隣接トラツクのバースト
信号の詳細を示す。
ラツクプリアンブルは36の1000データパターンで構成さ
れている。第２図は１つの完全セクタのフオーマツトの
詳細を示すのに対して、第３図はトラツクプリアンブ
ル、トラツクアドレスマーク、インデツクスビツト、ト
ラツクアドレスならびに４つの隣接トラツクのバースト
信号の詳細を示す。
はトラツク中心線である。各セクタのトラツクプリアン
ブルは共通であり、デイスクの外周縁から中心まで達し
ており、第３図に示すごとく長さは7.2μｓである。こ
の時間長さは、回転数3204rpmで回転するデイスクの各
トラツクに72のセクタがあるということから算出され
る。トラツクプリアンブルの次に、図でトラツクAMとし
てしめされる長さが1.2μｓの1010データビツトパター
ンで構成されているトラツクアドレスマークがある。ト
ラツクアドレスマークの次に、セクタ０をセクタ１〜71
から区別して確認するインデツクスビツトが挿入されて
いる。セクタ０のインデツクスビツトはデータ“1"であ
り、セクタ１〜71に対してはデータ“0"を用いる。イン
デツクスビツトの次に11のデータビツトで構成されてい
るトラツクアドレスがある。第３図に示すごとく、この
11のデータビツトによつて、デイスクドライブの技術分
野において周知であるところのグレイコードでデイスク
に記録したトラツクアドレスを指示する。第３図に示す
ごとく、トラツクアドレスを通るセクタの始端から始ま
つているデータはデイスクの表面を径方向に横断して同
相で記録される。トラツクアドレスに続き１μｓのスペ
ースをおいて、ヘツドの精密位置決め用のＡバースト信
号とＢバースト信号がある。Ａバースト信号とＢバース
ト信号は、デイスクの径方向線から分るとおりジグザグ
パターンで隔てられている。各バースト信号は、長さが
2.8μｓであり、14の1000データビツトパターン（4Tパ
ターンと呼ばれることもある）で構成されている。第２
図に示すごとく、ヘツドをトラツク０の中心線に合せれ
ば、デイスクが第１図の矢印で示す方向に回転するのに
従つてＡバースト、Ｂバーストが順番にヘツドを通過す
る。
ブルは共通であり、デイスクの外周縁から中心まで達し
ており、第３図に示すごとく長さは7.2μｓである。こ
の時間長さは、回転数3204rpmで回転するデイスクの各
トラツクに72のセクタがあるということから算出され
る。トラツクプリアンブルの次に、図でトラツクAMとし
てしめされる長さが1.2μｓの1010データビツトパター
ンで構成されているトラツクアドレスマークがある。ト
ラツクアドレスマークの次に、セクタ０をセクタ１〜71
から区別して確認するインデツクスビツトが挿入されて
いる。セクタ０のインデツクスビツトはデータ“1"であ
り、セクタ１〜71に対してはデータ“0"を用いる。イン
デツクスビツトの次に11のデータビツトで構成されてい
るトラツクアドレスがある。第３図に示すごとく、この
11のデータビツトによつて、デイスクドライブの技術分
野において周知であるところのグレイコードでデイスク
に記録したトラツクアドレスを指示する。第３図に示す
ごとく、トラツクアドレスを通るセクタの始端から始ま
つているデータはデイスクの表面を径方向に横断して同
相で記録される。トラツクアドレスに続き１μｓのスペ
ースをおいて、ヘツドの精密位置決め用のＡバースト信
号とＢバースト信号がある。Ａバースト信号とＢバース
ト信号は、デイスクの径方向線から分るとおりジグザグ
パターンで隔てられている。各バースト信号は、長さが
2.8μｓであり、14の1000データビツトパターン（4Tパ
ターンと呼ばれることもある）で構成されている。第２
図に示すごとく、ヘツドをトラツク０の中心線に合せれ
ば、デイスクが第１図の矢印で示す方向に回転するのに
従つてＡバースト、Ｂバーストが順番にヘツドを通過す
る。
当業者にとつては周知のごとく、高性能デイスクドラ
イブにおいては、RLLコードによつてデジタルデータを
磁気デイスクに記録するのが普通である。RLLコードの
一例がAdler et al.の米国特許第4,413,251号“Method
and Apparatusfor Generating Noiseless Sliding Bloc
k Code For A（1,7）Channel with Rate 2/3"（2/3レー
トでＡ（１、７）チヤンネル用無雑音スライデイングブ
ロツクコードを発生させる方法ならびに装置）（1983年
11月１日付け発行公報掲載）に開示されている。本発明
においては、トラツクアドレスマーク、インデツクスビ
ツトをデータエンコーデイングRLLコード1/6（２、８）
に従つて磁気記録媒体に記録する。1/6（２、８）RLLコ
ードの詳細については後述する。
イブにおいては、RLLコードによつてデジタルデータを
磁気デイスクに記録するのが普通である。RLLコードの
一例がAdler et al.の米国特許第4,413,251号“Method
and Apparatusfor Generating Noiseless Sliding Bloc
k Code For A（1,7）Channel with Rate 2/3"（2/3レー
トでＡ（１、７）チヤンネル用無雑音スライデイングブ
ロツクコードを発生させる方法ならびに装置）（1983年
11月１日付け発行公報掲載）に開示されている。本発明
においては、トラツクアドレスマーク、インデツクスビ
ツトをデータエンコーデイングRLLコード1/6（２、８）
に従つて磁気記録媒体に記録する。1/6（２、８）RLLコ
ードの詳細については後述する。
第２図に戻つて、A,Bバーストの次に、タイミングジ
ツター用のギヤツプ１があり、ギヤツプ１の次に記録す
べきトラツク番号、ヘツド番号ならびにセクタ番号を確
認するデータIDフイールドがある。第２図に示すごと
く、データIDフイールドはID同期化フイールドを含んで
構成されており、ID同期化（シンク）フイールドは同期
化バイトとIDフイールドを従えている１つの4Tプリアン
ブルで構成されている。IDフイールドには５バイトのID
情報があり、その次に２バイトのCRC（IDフイールドの
エラー検出用周期冗長コード）と11のゼロビツトがあ
る。データフイールドに記録するユーザデータと同じよ
うに、データIDフイールドのデータビツトは1/2（２、
７）RLLコードで磁気記録媒体に記録される。第２図に
示すごとく、データフイールドはデータ同期化フイール
ドを含んで構成されており、データ同期化フイールド
は、リライトのタイミングジツター用のギヤツプ２を備
え、その次に32の4Tで構成されている4Tプリアンブルが
あり、その次に同期化（シンク）バイトがある。データ
フイールドの残りの部分はユーザデータを格納する部分
である。ここに紹介する実施態様においては、各セクタ
のデータ格納スペースに256バイト分のデータを格納す
ることができる。データフイールドの次にエラー訂正コ
ードブロツクがあり、その次に11のゼロビツトと、書込
み回路、コントローラならびにデイスクの速度変化のタ
イミングジツター用のギヤツプ３がある。
ツター用のギヤツプ１があり、ギヤツプ１の次に記録す
べきトラツク番号、ヘツド番号ならびにセクタ番号を確
認するデータIDフイールドがある。第２図に示すごと
く、データIDフイールドはID同期化フイールドを含んで
構成されており、ID同期化（シンク）フイールドは同期
化バイトとIDフイールドを従えている１つの4Tプリアン
ブルで構成されている。IDフイールドには５バイトのID
情報があり、その次に２バイトのCRC（IDフイールドの
エラー検出用周期冗長コード）と11のゼロビツトがあ
る。データフイールドに記録するユーザデータと同じよ
うに、データIDフイールドのデータビツトは1/2（２、
７）RLLコードで磁気記録媒体に記録される。第２図に
示すごとく、データフイールドはデータ同期化フイール
ドを含んで構成されており、データ同期化フイールド
は、リライトのタイミングジツター用のギヤツプ２を備
え、その次に32の4Tで構成されている4Tプリアンブルが
あり、その次に同期化（シンク）バイトがある。データ
フイールドの残りの部分はユーザデータを格納する部分
である。ここに紹介する実施態様においては、各セクタ
のデータ格納スペースに256バイト分のデータを格納す
ることができる。データフイールドの次にエラー訂正コ
ードブロツクがあり、その次に11のゼロビツトと、書込
み回路、コントローラならびにデイスクの速度変化のタ
イミングジツター用のギヤツプ３がある。
デイスク格納サブシステムの起動時の問題の１つとし
て、ヘツドを位置決めするトラツクの確認がある。従来
システムにおいては、１つの共通エンコーデイングスキ
ームでトラツクアドレスならびに他のデータをデイスク
にエンコーデイングするためにこの問題が複合化されて
おり、そのため起動時にトラツクアドレスを確認するこ
とが困難である。本発明においては、ユニークな1/6
（２、８）記録コードでデータビツトをトラツクアドレ
スマークに記録し、インデツクスビツトを各セクタのト
ラツクアドレス部分にエンコーデイングするために絶対
トラツクアドレスを簡単に確認することができる。記録
効率という面から見れば効率が悪いにもかかわらず何故
1/6（２、８）記録コードを用いるのか疑問を抱く者も
あると考えられる。各データビツトに対して６つのコー
ドビツトをデイスク面に記録しなければならないのであ
るから確かに見掛けは効率が悪い。しかし、後でも述べ
るごとく、本発明のシステムにおいてヘツドを位置決め
するトラツクの位置を確認するためには1/6（２、８）
コードが最適である。1/6（２、８）コードには後で詳
述するとおりのいくつかの利点があるが、その１つとし
て、読み出し／書込みチヤンネル容量が２、７コードに
近いということが挙げられ、本発明のシステムにおいて
は、従来のシステムにおいては必要であるところのデー
タセパレータを用いることなくトラツクアドレスを見付
け出すことができる。そのため回路が簡素化されてお
り、±1T時間間隔の計測の不確定さがあつても正常に機
能することができるので、非同期クロツクでデコーデイ
ングできるという利点も確保される。
て、ヘツドを位置決めするトラツクの確認がある。従来
システムにおいては、１つの共通エンコーデイングスキ
ームでトラツクアドレスならびに他のデータをデイスク
にエンコーデイングするためにこの問題が複合化されて
おり、そのため起動時にトラツクアドレスを確認するこ
とが困難である。本発明においては、ユニークな1/6
（２、８）記録コードでデータビツトをトラツクアドレ
スマークに記録し、インデツクスビツトを各セクタのト
ラツクアドレス部分にエンコーデイングするために絶対
トラツクアドレスを簡単に確認することができる。記録
効率という面から見れば効率が悪いにもかかわらず何故
1/6（２、８）記録コードを用いるのか疑問を抱く者も
あると考えられる。各データビツトに対して６つのコー
ドビツトをデイスク面に記録しなければならないのであ
るから確かに見掛けは効率が悪い。しかし、後でも述べ
るごとく、本発明のシステムにおいてヘツドを位置決め
するトラツクの位置を確認するためには1/6（２、８）
コードが最適である。1/6（２、８）コードには後で詳
述するとおりのいくつかの利点があるが、その１つとし
て、読み出し／書込みチヤンネル容量が２、７コードに
近いということが挙げられ、本発明のシステムにおいて
は、従来のシステムにおいては必要であるところのデー
タセパレータを用いることなくトラツクアドレスを見付
け出すことができる。そのため回路が簡素化されてお
り、±1T時間間隔の計測の不確定さがあつても正常に機
能することができるので、非同期クロツクでデコーデイ
ングできるという利点も確保される。
1/6（2,8）コードにおいて、“2"は移行部のゼロの最
低数であり、“8"は、隣合つている遷移部の間にゼロの
数が最大８であることを意味する。先述のごとく、デー
タビツトとコードビツトの比は1:6であり、1/6（2,8）
で行うエンコーデイングを第４図に示す。
低数であり、“8"は、隣合つている遷移部の間にゼロの
数が最大８であることを意味する。先述のごとく、デー
タビツトとコードビツトの比は1:6であり、1/6（2,8）
で行うエンコーデイングを第４図に示す。
第４図に示すごとく、データ“0"は010000コードビツ
トにエンコーデイングし、データ“1"はコードビツト00
0010にエンコーデイングする。エンコードされたデータ
ビツトの1/6（2,8）デコーデイングは、第５図に示した
デコーデイングアルゴリズムを使用して行われ、第５図
に示すごとく、同デコーデイングにおいて、先行デコー
デイングから存在しているデータビツトと、最後のコー
ドビツト１と後続コードビツトとの間のカウント数（ス
ペース数）を考慮する。一例として、第５図のケースで
は、先行データビツトが“0"であり、先行コードビツト
１遷移部と後続コードビツト１との間のカウントが6T
（カウントを示す）であつた場合は、後続データビツト
は０である。第５図の矢印はカウントの始端と終端を示
す。本発明のデコーデイングシステムについては、第８
図に示すサーボデコーダ41の作動原理の説明のところで
詳述することとする。デコーデイング回路については第
５図を参照しつつ説明することとする。具体的には、第
７図に示すデイスクフアイルサブシステム12の一構成要
素であるサーボデコーダ41の作動原理を小型デイスクド
ライブサブシステムを対象にして詳述することとする。
トにエンコーデイングし、データ“1"はコードビツト00
0010にエンコーデイングする。エンコードされたデータ
ビツトの1/6（2,8）デコーデイングは、第５図に示した
デコーデイングアルゴリズムを使用して行われ、第５図
に示すごとく、同デコーデイングにおいて、先行デコー
デイングから存在しているデータビツトと、最後のコー
ドビツト１と後続コードビツトとの間のカウント数（ス
ペース数）を考慮する。一例として、第５図のケースで
は、先行データビツトが“0"であり、先行コードビツト
１遷移部と後続コードビツト１との間のカウントが6T
（カウントを示す）であつた場合は、後続データビツト
は０である。第５図の矢印はカウントの始端と終端を示
す。本発明のデコーデイングシステムについては、第８
図に示すサーボデコーダ41の作動原理の説明のところで
詳述することとする。デコーデイング回路については第
５図を参照しつつ説明することとする。具体的には、第
７図に示すデイスクフアイルサブシステム12の一構成要
素であるサーボデコーダ41の作動原理を小型デイスクド
ライブサブシステムを対象にして詳述することとする。
本発明のトラツクアドレス検出システムにおける1/6
（2,8）コードの用法を明らかにするものとして、プリ
アンブルが先頭にあり、セクタがトラツクアドレス全体
に渡されている、第３図からのデータトラツク０、セク
タ０を第６図に示す。先述のごとく、トラツクを簡単に
確認することができるグレイコードによつてトラツクア
ドレスを磁気記録媒体に記録する。グレイコードについ
ては周知である故説明は不要であると考える。データト
ラツク０、セクタ０のトラツクプリアンブル（便宜上長
さと言う）、インデツクスビツト、トラツクアドレスを
第６図に示し、データビツト、デイスク面に記録した遷
移部、生データ、ならびにデイスクのデータトラツク
０、セクタ０の上を通過する磁気ヘツドがピツクアツプ
する遷移部の詳細も併せて示す。先述のごとく、各トラ
ツクの各セクタのトラツクプリアンブルは、トラツクア
ドレスマークの前にある36回反復4T（1000）パターンで
ある。36回反復としたのはAGCリセツトならびに高速SYN
Cのための時間を確保するためであり、後述のごとく、4
T遷移部の数が少なくてすむ。第６図に示すごとく、4T
プリアンブルはエンコーデイングせず、デイスク面にお
いて１連の1000ビツトで表現する。同じく全トラツクに
対して共通であるトラツクアドレスマークは、各トラツ
クの各セクタに対してデータ1010であり、トラツクのセ
クタマークと考えることができ、第４図に示すエンコー
デイングアルゴリスムに従つて1/6（2,8）RLL記録コー
ドでエンコーデイングする。第６図において、トラツク
アドレスマークフイールドの実線の上の“1010"がトラ
ツクアドレスマークのデータビツトである。このデータ
ビツトの真下に、各データ１に対する“000010"と各デ
ータ“0"に対する“010000"で構成されているコードビ
ツトがある。デイスクの各トラツクの72のセクタの中に
最初のセクタを確認するために、セクタ０のインデツク
スビツトにデータ“1"を与え、これをデイスク面におい
てパターン“000010"に変換する。１〜71のセクタのイ
ンデツクスビツトはデータ“0"であり、言うまでもなく
“010000"パターンとしてデイスクにエンコーデイング
する。本例においては、インデツクスビツトの次に、第
６図の下段に示すとおりデータビツトが00110000000で
ある＃180Hのグレイコードトラツクアドレスによつて、
グレイトラツク＃180Hに対応する２進トラツク＃100Hで
あるデータトラツク０のトラツクアドレスを記録する。
このアドレスの1/6（2,8）コードをデータビツトの下に
示し、その下に生データ信号を示す。また第６図におい
て、隣合つている遷移部間のＴカウントを生データ信号
の下に示す。以下、このＴカウントによつて本発明のシ
ステムにおけるトラツクアドレスのデコーデイングにつ
いて詳述することとする。
（2,8）コードの用法を明らかにするものとして、プリ
アンブルが先頭にあり、セクタがトラツクアドレス全体
に渡されている、第３図からのデータトラツク０、セク
タ０を第６図に示す。先述のごとく、トラツクを簡単に
確認することができるグレイコードによつてトラツクア
ドレスを磁気記録媒体に記録する。グレイコードについ
ては周知である故説明は不要であると考える。データト
ラツク０、セクタ０のトラツクプリアンブル（便宜上長
さと言う）、インデツクスビツト、トラツクアドレスを
第６図に示し、データビツト、デイスク面に記録した遷
移部、生データ、ならびにデイスクのデータトラツク
０、セクタ０の上を通過する磁気ヘツドがピツクアツプ
する遷移部の詳細も併せて示す。先述のごとく、各トラ
ツクの各セクタのトラツクプリアンブルは、トラツクア
ドレスマークの前にある36回反復4T（1000）パターンで
ある。36回反復としたのはAGCリセツトならびに高速SYN
Cのための時間を確保するためであり、後述のごとく、4
T遷移部の数が少なくてすむ。第６図に示すごとく、4T
プリアンブルはエンコーデイングせず、デイスク面にお
いて１連の1000ビツトで表現する。同じく全トラツクに
対して共通であるトラツクアドレスマークは、各トラツ
クの各セクタに対してデータ1010であり、トラツクのセ
クタマークと考えることができ、第４図に示すエンコー
デイングアルゴリスムに従つて1/6（2,8）RLL記録コー
ドでエンコーデイングする。第６図において、トラツク
アドレスマークフイールドの実線の上の“1010"がトラ
ツクアドレスマークのデータビツトである。このデータ
ビツトの真下に、各データ１に対する“000010"と各デ
ータ“0"に対する“010000"で構成されているコードビ
ツトがある。デイスクの各トラツクの72のセクタの中に
最初のセクタを確認するために、セクタ０のインデツク
スビツトにデータ“1"を与え、これをデイスク面におい
てパターン“000010"に変換する。１〜71のセクタのイ
ンデツクスビツトはデータ“0"であり、言うまでもなく
“010000"パターンとしてデイスクにエンコーデイング
する。本例においては、インデツクスビツトの次に、第
６図の下段に示すとおりデータビツトが00110000000で
ある＃180Hのグレイコードトラツクアドレスによつて、
グレイトラツク＃180Hに対応する２進トラツク＃100Hで
あるデータトラツク０のトラツクアドレスを記録する。
このアドレスの1/6（2,8）コードをデータビツトの下に
示し、その下に生データ信号を示す。また第６図におい
て、隣合つている遷移部間のＴカウントを生データ信号
の下に示す。以下、このＴカウントによつて本発明のシ
ステムにおけるトラツクアドレスのデコーデイングにつ
いて詳述することとする。
本発明のトラツクアドレスデコーデイングシステム
は、第７図に示すデイスクフアイルサブシステム12にお
いて使用することが望ましい。第７図に示す実施態様に
おいては、デイスクフアイルサブシステムによつてSCSI
データバス13を介して送るデジタルデータの格納／取出
しを行う。SCSIバスは関係者にとつて周知であり、SCSI
ANSI X3.131（1986 CCS REX.4B）として規格化さ
れている。SCSIバス13は、コントローラ14（たとえばAd
aptec No.AIC610,AIC6250などのコントローラチツプ）
との間で情報を送受する。コントローラ14には、コント
ローラ14を双方向バス16を介してSCSIマイクロプロセツ
サ15にインタフエースさせるマイクロインタフエース14
aが備えられている。マイクロプロセツサ15は一例とし
てMotorola68HC11とすることができる。関係者にとつて
は周知のごとく、データブロツク番号をSCSIバス13を介
してコントローラ14へ送り、さらにSCSIマイクロプロセ
ツサ15へ送り、そこでブロツク番号を、データの読み出
し／書込みを行うべき位置を確認するシリンダ番号に変
換する。シリンダ番号をSCSIマイクロプロセツサ15から
ライン90を介してサーボマイクロプロセツサ17へ送り、
そこでSCSIマイクロプロセツサ15から受けたシリンダ番
号を２進トラツクアドレスに変換し、同２進トラツクア
ドレスを双方向バス19を介してサーボ制御バス18へ送
る。サーボマイクロプロセツサ17はMotorola68HC11とす
ることができる。サーボマイクロプロセツサ17に備えら
れているA/D変換器17aでピーク検出器21からライン20を
介して精密サーボ位置エラー信号を受け、所望トラツク
を見付け出した後、同精密サーボ位置エラー信号によつ
てヘツドを同トラツクの上に精密位置決めする。サーボ
マイクロプロセツサ17からライン23を介してモータ制御
信号をスピンドルモータドライバ22へ送る。モータ制御
信号は、スピンコマンドについては“1"であり、停止コ
マンドについては“0"である。スピンドルモータドライ
バ22は、一例としてHitachi America,Ltd,のHa13441と
することができる。スピンドルモータドライバ22からラ
イン25を介してスピンドルモータ24（一例としてShinan
o Tokki CorporationのブラシレスDCモータとすること
ができる）へ制御信号を送る。スピンドルモータ24の回
転数を指示する信号を発生する回路がスピンドルモータ
24に備えられており、同信号をライン26を介してモータ
ドライバ22へ送り、ライン27を介してサーボマイクロプ
ロセツサ17へ送る。第７図には１つのデイスク１を示す
が、小型デイスクフアイルシステムでは一般に複数のデ
イスクを使用し、デイスクの各面に対して１つあるいは
複数のヘツドを使用するということは言うまでもない。
は、第７図に示すデイスクフアイルサブシステム12にお
いて使用することが望ましい。第７図に示す実施態様に
おいては、デイスクフアイルサブシステムによつてSCSI
データバス13を介して送るデジタルデータの格納／取出
しを行う。SCSIバスは関係者にとつて周知であり、SCSI
ANSI X3.131（1986 CCS REX.4B）として規格化さ
れている。SCSIバス13は、コントローラ14（たとえばAd
aptec No.AIC610,AIC6250などのコントローラチツプ）
との間で情報を送受する。コントローラ14には、コント
ローラ14を双方向バス16を介してSCSIマイクロプロセツ
サ15にインタフエースさせるマイクロインタフエース14
aが備えられている。マイクロプロセツサ15は一例とし
てMotorola68HC11とすることができる。関係者にとつて
は周知のごとく、データブロツク番号をSCSIバス13を介
してコントローラ14へ送り、さらにSCSIマイクロプロセ
ツサ15へ送り、そこでブロツク番号を、データの読み出
し／書込みを行うべき位置を確認するシリンダ番号に変
換する。シリンダ番号をSCSIマイクロプロセツサ15から
ライン90を介してサーボマイクロプロセツサ17へ送り、
そこでSCSIマイクロプロセツサ15から受けたシリンダ番
号を２進トラツクアドレスに変換し、同２進トラツクア
ドレスを双方向バス19を介してサーボ制御バス18へ送
る。サーボマイクロプロセツサ17はMotorola68HC11とす
ることができる。サーボマイクロプロセツサ17に備えら
れているA/D変換器17aでピーク検出器21からライン20を
介して精密サーボ位置エラー信号を受け、所望トラツク
を見付け出した後、同精密サーボ位置エラー信号によつ
てヘツドを同トラツクの上に精密位置決めする。サーボ
マイクロプロセツサ17からライン23を介してモータ制御
信号をスピンドルモータドライバ22へ送る。モータ制御
信号は、スピンコマンドについては“1"であり、停止コ
マンドについては“0"である。スピンドルモータドライ
バ22は、一例としてHitachi America,Ltd,のHa13441と
することができる。スピンドルモータドライバ22からラ
イン25を介してスピンドルモータ24（一例としてShinan
o Tokki CorporationのブラシレスDCモータとすること
ができる）へ制御信号を送る。スピンドルモータ24の回
転数を指示する信号を発生する回路がスピンドルモータ
24に備えられており、同信号をライン26を介してモータ
ドライバ22へ送り、ライン27を介してサーボマイクロプ
ロセツサ17へ送る。第７図には１つのデイスク１を示す
が、小型デイスクフアイルシステムでは一般に複数のデ
イスクを使用し、デイスクの各面に対して１つあるいは
複数のヘツドを使用するということは言うまでもない。
簡単のため、１つの磁気（記録）ヘツド29がデイスク
１の面の上に図示されている。磁気ヘツド29はアクチユ
エータ30で制御しつつデイスク１の面を全体的に径方向
に横断して移動する。アクチユエータ30は一例として当
業者にとつて周知の回転式アクチユエータまたは直線運
動式アクチユエータとすることができる。アクチユエー
タ30は磁気ヘツドに接続されている。アクチユエータド
ライバ31から制御ライン32を介してアクチユエータ30へ
位置制御信号を送る。アクチユエータドライバ31は一例
としてSan Jose,CA 95131のMicroLinear,2029 Concours
e Drive（Servo Driver ML 4402）とすることができ
る。FFWD D/A変換回路35からライン36を介して入力を
総和器34へ送り、アナログサーボCOMP37からライン38を
介して制御信号を総和器34へ送り、総和器34からライン
33を介して粗サーボ制御信号と微サーボ制御信号をアク
チユエータドライバ31へ送る。CORR D/A変換器39から
ライン40を介してアナログサーボCOPM37へ制御信号を送
る。先述のごとく、双方向バス19を介してサーボ制御バ
ス18へ送り、SCSIマイクロプロセツサ15からライン90を
介してサーボマイクロプロセツサ17へ送る情報に従つて
サーボマイクロプロセツサ17からサーボ制御バス18へ信
号を送る。総和器34からライン33を介して送る入力信号
によつてアクチユエータ30によるヘツド29の位置決めを
行う。デイスク１における読み出し／書込み信号として
SCSIバス13を介してアクチユエータドライバ31へ送るコ
マンドは、ヘツド29の現在位置と、次のデータ読み出し
／書込みを行うためにヘツド29を移動させるべき位置の
関数である。アクチユエータドライバ31へ送り、ヘツド
29を次のトラツクへ移動させるための制御信号を、磁気
ヘツド29を位置決めしたトラツクからトラツクアドレス
位置を読取る磁気ヘツド29の出力信号によつて設定する
トラツクの現在位置に従つて供給しなければならない。
ヘツド29からトラツクアドレス情報をプリアンプ46へ送
つて増幅し、読み出しチヤンネル48によつて２進ロジツ
クレベルに変換し、サーボデコーダ41によつてデコーデ
イングする。デコーデイング41のブロツクダイヤグラム
を第８図に示しその詳細については後述することとす
る。第６図に示す生データRZをライン42を介してサーボ
デコーダ41へ送り、そこで２進トラツクアドレスに変換
した後ライン44を介してトラツクレジスタ43へ送る。ト
ラツクレジスタ43からバス45を介してサーボ制御バス18
へ２進トラツクアドレスを送り、サーボマイクロプロセ
ツサ17によつて同２進トラツクアドレスと、ホストCPU
からSCSIバス13を介して送るシークコマンドをサーボマ
イクロプロセツサ17で処理する。
１の面の上に図示されている。磁気ヘツド29はアクチユ
エータ30で制御しつつデイスク１の面を全体的に径方向
に横断して移動する。アクチユエータ30は一例として当
業者にとつて周知の回転式アクチユエータまたは直線運
動式アクチユエータとすることができる。アクチユエー
タ30は磁気ヘツドに接続されている。アクチユエータド
ライバ31から制御ライン32を介してアクチユエータ30へ
位置制御信号を送る。アクチユエータドライバ31は一例
としてSan Jose,CA 95131のMicroLinear,2029 Concours
e Drive（Servo Driver ML 4402）とすることができ
る。FFWD D/A変換回路35からライン36を介して入力を
総和器34へ送り、アナログサーボCOMP37からライン38を
介して制御信号を総和器34へ送り、総和器34からライン
33を介して粗サーボ制御信号と微サーボ制御信号をアク
チユエータドライバ31へ送る。CORR D/A変換器39から
ライン40を介してアナログサーボCOPM37へ制御信号を送
る。先述のごとく、双方向バス19を介してサーボ制御バ
ス18へ送り、SCSIマイクロプロセツサ15からライン90を
介してサーボマイクロプロセツサ17へ送る情報に従つて
サーボマイクロプロセツサ17からサーボ制御バス18へ信
号を送る。総和器34からライン33を介して送る入力信号
によつてアクチユエータ30によるヘツド29の位置決めを
行う。デイスク１における読み出し／書込み信号として
SCSIバス13を介してアクチユエータドライバ31へ送るコ
マンドは、ヘツド29の現在位置と、次のデータ読み出し
／書込みを行うためにヘツド29を移動させるべき位置の
関数である。アクチユエータドライバ31へ送り、ヘツド
29を次のトラツクへ移動させるための制御信号を、磁気
ヘツド29を位置決めしたトラツクからトラツクアドレス
位置を読取る磁気ヘツド29の出力信号によつて設定する
トラツクの現在位置に従つて供給しなければならない。
ヘツド29からトラツクアドレス情報をプリアンプ46へ送
つて増幅し、読み出しチヤンネル48によつて２進ロジツ
クレベルに変換し、サーボデコーダ41によつてデコーデ
イングする。デコーデイング41のブロツクダイヤグラム
を第８図に示しその詳細については後述することとす
る。第６図に示す生データRZをライン42を介してサーボ
デコーダ41へ送り、そこで２進トラツクアドレスに変換
した後ライン44を介してトラツクレジスタ43へ送る。ト
ラツクレジスタ43からバス45を介してサーボ制御バス18
へ２進トラツクアドレスを送り、サーボマイクロプロセ
ツサ17によつて同２進トラツクアドレスと、ホストCPU
からSCSIバス13を介して送るシークコマンドをサーボマ
イクロプロセツサ17で処理する。
磁気ヘツド29によつてデイスク１の面からデータ遷移
部を読取り、同信号をライン47を介してプリアンプ46へ
送る。磁気ヘツド29の出力信号用のヘツドインタフェー
ス46は、一例としてSilicon Systems,14351 Myford Roa
d,Tustin,California 92680のSSI511とすることができ
る。ヘツドインタフェース46から増幅ずみ信号を読み出
しチヤンネルパルス検出器48へ送る。読み出しチヤンネ
ルパルス検出器48は、一例としてNational Semiconduct
or,2900 Semiconductor Drive,Santa Clara,CA 95052の
National Semiconductor DP8468B Disk Pulse Detector
and Embedded Servo Detectorとすることができる。生
デジタルデータであるパルス検出器48の出力をライン51
を介してデータセパレータ50へ送り、また先述のごとく
パルス検出器48から生データをライン42を介してサーボ
デコーダ41へ送る。本発明のデイスクファイルサブシス
テムに適用するデータセパレータは、National Semicon
ductorのDP8459 data synchronizerとすることができ
る。データセパレータ50（National Semiconduc−tor D
P8459B）からライン53を介してエンコーダ／デコーダ52
へ読み出しデータを送り、またライン54を介してエンコ
ーダ／デコーダ52へ読み出しクロツク信号を送る。エン
コーダ／デコーダ52は、National SemiconductorのDP84
63B（２、７）ENDECとすることができる。デイスク１に
データを記録し、またデータIDフイールドをフォーマツ
テイングするのに用いる1/2（2,7）RLL記録コードをエ
ンコーダ／デコーダ52で処理する。デイスクに格納すべ
きデータならびにデータから取り出すべきデータをライ
ン55を介してエンコーダ／デコーダ52とコントーラ14と
の間で送受する。
部を読取り、同信号をライン47を介してプリアンプ46へ
送る。磁気ヘツド29の出力信号用のヘツドインタフェー
ス46は、一例としてSilicon Systems,14351 Myford Roa
d,Tustin,California 92680のSSI511とすることができ
る。ヘツドインタフェース46から増幅ずみ信号を読み出
しチヤンネルパルス検出器48へ送る。読み出しチヤンネ
ルパルス検出器48は、一例としてNational Semiconduct
or,2900 Semiconductor Drive,Santa Clara,CA 95052の
National Semiconductor DP8468B Disk Pulse Detector
and Embedded Servo Detectorとすることができる。生
デジタルデータであるパルス検出器48の出力をライン51
を介してデータセパレータ50へ送り、また先述のごとく
パルス検出器48から生データをライン42を介してサーボ
デコーダ41へ送る。本発明のデイスクファイルサブシス
テムに適用するデータセパレータは、National Semicon
ductorのDP8459 data synchronizerとすることができ
る。データセパレータ50（National Semiconduc−tor D
P8459B）からライン53を介してエンコーダ／デコーダ52
へ読み出しデータを送り、またライン54を介してエンコ
ーダ／デコーダ52へ読み出しクロツク信号を送る。エン
コーダ／デコーダ52は、National SemiconductorのDP84
63B（２、７）ENDECとすることができる。デイスク１に
データを記録し、またデータIDフイールドをフォーマツ
テイングするのに用いる1/2（2,7）RLL記録コードをエ
ンコーダ／デコーダ52で処理する。デイスクに格納すべ
きデータならびにデータから取り出すべきデータをライ
ン55を介してエンコーダ／デコーダ52とコントーラ14と
の間で送受する。
読み出しを行う場合は、コントローラ14からライン56
を介してサーボタイミング発生器58へ各々読み出しコマ
ンド信号を送る。サーボタイミング発生器58は、第８図
にブロツクダイヤグラムで示すとおりの周知のデジタル
集積回路とすることができる。双方向バス60を介してサ
ーボタイミング発生器58とサーボ制御バス18との間でコ
マンドを送受する。さらに、タイミング発生器58からラ
イン61を介してPLL HGD（Phase locked Loop High Gai
n disable）をデータセパレータ50へ送る。サーボタイ
ミング発生器58からバス62を介して読み出しチヤンネル
増幅器48へ制御信号AGC FAST（Automatic gain contro
l fastacquire）、AGCリセツト信号ならびにAGC HOLD
コマンド信号を送る。
を介してサーボタイミング発生器58へ各々読み出しコマ
ンド信号を送る。サーボタイミング発生器58は、第８図
にブロツクダイヤグラムで示すとおりの周知のデジタル
集積回路とすることができる。双方向バス60を介してサ
ーボタイミング発生器58とサーボ制御バス18との間でコ
マンドを送受する。さらに、タイミング発生器58からラ
イン61を介してPLL HGD（Phase locked Loop High Gai
n disable）をデータセパレータ50へ送る。サーボタイ
ミング発生器58からバス62を介して読み出しチヤンネル
増幅器48へ制御信号AGC FAST（Automatic gain contro
l fastacquire）、AGCリセツト信号ならびにAGC HOLD
コマンド信号を送る。
デイスク１の書込み位置を確認した後デイスク１に情
報を書込む場合は、サーボタイミング発生器58からライ
ン63を介してプリアンプ46へ書込みコマンドを送り、ま
たライン64を介して読み出しチヤンネル増幅器48へ書込
みコマンドを送る。デイスク１に書込むべきデータをエ
ンコーダ／デコーダ52からライン65を介してヘツドイン
タフェース46の書込みドライバへ送り、書込みドライバ
によつて磁気ヘツド29を介してデイスクに信号を書込
む。
報を書込む場合は、サーボタイミング発生器58からライ
ン63を介してプリアンプ46へ書込みコマンドを送り、ま
たライン64を介して読み出しチヤンネル増幅器48へ書込
みコマンドを送る。デイスク１に書込むべきデータをエ
ンコーダ／デコーダ52からライン65を介してヘツドイン
タフェース46の書込みドライバへ送り、書込みドライバ
によつて磁気ヘツド29を介してデイスクに信号を書込
む。
読み出しチヤンネル増幅器48の動作に連携して等化器
66によつてパルス波形整形を行う。等化器66と読み出し
チヤンネル増幅器48はライン67、68で接続されている。
66によつてパルス波形整形を行う。等化器66と読み出し
チヤンネル増幅器48はライン67、68で接続されている。
コントローラ14の動作に関連して、SCSIバス13を介し
て供給するカスタマデータがコントローラ14のバツファ
の格納容量を越える場合がある故、追加データを格納す
るためのバツファRAM69を備える。コントローラ14で処
理すべき情報をバツファメモリ69（一例としてHitachi
America,Ltd.,2210 0'Tool Avenue,San Jose,CA 95131
のHM 62256,32KX8 static RAMとすることができる）に
格納する。バツファRAM69とコントローラ14との間のデ
ータフローは双方向ライン70を介して行う。
て供給するカスタマデータがコントローラ14のバツファ
の格納容量を越える場合がある故、追加データを格納す
るためのバツファRAM69を備える。コントローラ14で処
理すべき情報をバツファメモリ69（一例としてHitachi
America,Ltd.,2210 0'Tool Avenue,San Jose,CA 95131
のHM 62256,32KX8 static RAMとすることができる）に
格納する。バツファRAM69とコントローラ14との間のデ
ータフローは双方向ライン70を介して行う。
ヘツド29を所定のトラツクの上に位置決めする精密サ
ーボ制御を行うには、Ａバースト信号とＢバースト信号
は時間がずれており、デイスクのIDへ向けて移動させる
かODへ向けて移動させるかのコマンドは奇数番号のトラ
ツクを追従するか偶数番号のトラツクを追従するかによ
つて決まる故、サーボタイミング発生器58からライン71
を介してピーク検出器21へゲーテイング信号を送らなけ
ればならない。同ゲーテイング信号は、サーボタイミン
グ発生器58からライン71を介してピーク検出器21へ送ら
れる。偶数番号トラツクの場合は、Ａバーストはデイス
クのODの方に近く、ＢバーストはIDの方に近い。奇数番
号の場合は逆であり、アクチユエータドライバ31へ送る
制御信号によつて所定の方向に向けて動作させるにはゲ
ーテイング信号が必要である。
ーボ制御を行うには、Ａバースト信号とＢバースト信号
は時間がずれており、デイスクのIDへ向けて移動させる
かODへ向けて移動させるかのコマンドは奇数番号のトラ
ツクを追従するか偶数番号のトラツクを追従するかによ
つて決まる故、サーボタイミング発生器58からライン71
を介してピーク検出器21へゲーテイング信号を送らなけ
ればならない。同ゲーテイング信号は、サーボタイミン
グ発生器58からライン71を介してピーク検出器21へ送ら
れる。偶数番号トラツクの場合は、Ａバーストはデイス
クのODの方に近く、ＢバーストはIDの方に近い。奇数番
号の場合は逆であり、アクチユエータドライバ31へ送る
制御信号によつて所定の方向に向けて動作させるにはゲ
ーテイング信号が必要である。
サーボデコーダ41のブロツクダイヤグラムを第８図に
示す。デイスク１に記録した生データパターンに従つて
数字トラツクアドレスを得る方法の一例として、第６図
に示すデータトラツク０、セクタ０を用いてサーボデコ
ーダ41の作動原理について説明する。磁気ヘツド29をセ
クタ０のプリアンブル部分のデータトラツク０、セクタ
０の上に位置決めするものとする。サーボデコーダ41の
入力に接続しているライン42を介してシフトレジスタゼ
ロカウンタ80へ生データを送り、クロツク91からライン
81を介してシフトレジスタゼロカウンタ80へシステムク
ロツク信号を送る。好ましくは、サーボタイミング発生
器58、サーボデコーダ41ならびにトラツクレジスタ43を
一体化して１つのロジツクゲートアレイにする。このゲ
ートアレイ内に位置しているシステムクロツク81とシフ
トレジスタゼロカウンタ80がライン81によつて接続され
ている。システムクロツク91が発生するクロツクサイク
ルが時間“T"を設定する。デイスク１から取出すデータ
の隣合つている遷移部間の期待クロツクサイクルに対応
するライン“1T"〜“10T"がシフトレジスタゼロカウン
タ80の出力から出ている。ライン42を介してサーボデコ
ーダ41へ送る入力は、一例として第６図に示すところの
RZ生デジタルデータである。シフトレジスタゼロカウン
タ80から所定の“T"ラインを介して最後の遷移部と後続
遷移部との間のカウント数を指示する出力を供給する。
一例として、磁気記録ヘツド29をセクタのプリアンブル
部分に位置決めする場合は、シフトレジスタゼロカウン
タ80へ送る生データは一連の4Tパターン（1000）であ
り、ライン4Tが“1"を受けるとハイになる。シフトレジ
スタゼロカウンタ80は先行デジタル信号たる“1"を受け
るとリセツトされ、カウントを再開し、次の“1"/生デ
ータ遷移部を受けるとクロツクサイクルに従つて最後の
遷移部後のカウントに対応する“T"ラインを介して後続
ハイ信号を供給する。シフトレジスタゼロカウンタ80が
発生する出力1T〜10Tを変換回路82へ入力する。シフト
レジスタゼロカウンタ80から受ける入力に従つて、変換
回路82から所定の出力ラインを介して出力を供給する。
第１ラインはNO CHNG（５、６、7T）であり、第２ライ
ンは01XTN（８、９、10T）であり、第３ラインは10XTN
（２、３、4T）であり、第４ラインは4T1XTN（７、８、
9T）であり、第５ラインはSYNC PAT（３、４、5T）ラ
インである。
示す。デイスク１に記録した生データパターンに従つて
数字トラツクアドレスを得る方法の一例として、第６図
に示すデータトラツク０、セクタ０を用いてサーボデコ
ーダ41の作動原理について説明する。磁気ヘツド29をセ
クタ０のプリアンブル部分のデータトラツク０、セクタ
０の上に位置決めするものとする。サーボデコーダ41の
入力に接続しているライン42を介してシフトレジスタゼ
ロカウンタ80へ生データを送り、クロツク91からライン
81を介してシフトレジスタゼロカウンタ80へシステムク
ロツク信号を送る。好ましくは、サーボタイミング発生
器58、サーボデコーダ41ならびにトラツクレジスタ43を
一体化して１つのロジツクゲートアレイにする。このゲ
ートアレイ内に位置しているシステムクロツク81とシフ
トレジスタゼロカウンタ80がライン81によつて接続され
ている。システムクロツク91が発生するクロツクサイク
ルが時間“T"を設定する。デイスク１から取出すデータ
の隣合つている遷移部間の期待クロツクサイクルに対応
するライン“1T"〜“10T"がシフトレジスタゼロカウン
タ80の出力から出ている。ライン42を介してサーボデコ
ーダ41へ送る入力は、一例として第６図に示すところの
RZ生デジタルデータである。シフトレジスタゼロカウン
タ80から所定の“T"ラインを介して最後の遷移部と後続
遷移部との間のカウント数を指示する出力を供給する。
一例として、磁気記録ヘツド29をセクタのプリアンブル
部分に位置決めする場合は、シフトレジスタゼロカウン
タ80へ送る生データは一連の4Tパターン（1000）であ
り、ライン4Tが“1"を受けるとハイになる。シフトレジ
スタゼロカウンタ80は先行デジタル信号たる“1"を受け
るとリセツトされ、カウントを再開し、次の“1"/生デ
ータ遷移部を受けるとクロツクサイクルに従つて最後の
遷移部後のカウントに対応する“T"ラインを介して後続
ハイ信号を供給する。シフトレジスタゼロカウンタ80が
発生する出力1T〜10Tを変換回路82へ入力する。シフト
レジスタゼロカウンタ80から受ける入力に従つて、変換
回路82から所定の出力ラインを介して出力を供給する。
第１ラインはNO CHNG（５、６、7T）であり、第２ライ
ンは01XTN（８、９、10T）であり、第３ラインは10XTN
（２、３、4T）であり、第４ラインは4T1XTN（７、８、
9T）であり、第５ラインはSYNC PAT（３、４、5T）ラ
インである。
前述のごとく、本発明のシステムに適用する1/6
（２、８）RLL記録コードは、６つのコードビツトをデ
イスクにエンコーデイングするのに１つのデータビツト
が必要であるため幾分効率が悪い。しかし、この効率が
悪いということは、後述のごとく、1/6（２、８）コー
ドを用いることによつて極めて堅牢なトラツクアドレス
デコーデイングシステムにすることができるという大き
な利点がある。第８図を参照して後述するごとく、中心
点からいずれかの方向に向つて１カウント分ずれても
（一例として変換回路82のNO CHNG出力ラインの６）な
お先行データビツトから後続データビツトにかけて変化
がないことが指示され、最大１カウント分のロスその他
のトラブルによつてデコーデイング精度に影響が出る恐
れはない。同様に、変換回路82の01XTN、10XTN、4T1XT
N、SYNC PAT出力ラインは該トラブルの発生した場合の
出力の許容指示として１カウント分の変化を指示する。
第８図を参照して、変換回路82は入力ライン1T〜10Tの
グルーピングを論理的に実行し、グループ内の１つの入
力ラインで送る入力が変換回路82の出力ラインで送る対
応出力になるということにも注目する必要がある。第６
図に戻つて、トラツクアドレスの前にトラツクプリアン
ブルとトラツクアドレスマークがあり、トラツクアドレ
スのデコーデイングに先だつて真のトラツクアドレス同
期化フイールドを確認しなければならないということを
思出そう。この機能は、サーボデコーデイング41内の、
4Tカウンタ83とTAM検出84で構成されているトラツクア
ドレス同期化フイールド検出回路79（第８図の点線で囲
んだ部分）によつて行う。
（２、８）RLL記録コードは、６つのコードビツトをデ
イスクにエンコーデイングするのに１つのデータビツト
が必要であるため幾分効率が悪い。しかし、この効率が
悪いということは、後述のごとく、1/6（２、８）コー
ドを用いることによつて極めて堅牢なトラツクアドレス
デコーデイングシステムにすることができるという大き
な利点がある。第８図を参照して後述するごとく、中心
点からいずれかの方向に向つて１カウント分ずれても
（一例として変換回路82のNO CHNG出力ラインの６）な
お先行データビツトから後続データビツトにかけて変化
がないことが指示され、最大１カウント分のロスその他
のトラブルによつてデコーデイング精度に影響が出る恐
れはない。同様に、変換回路82の01XTN、10XTN、4T1XT
N、SYNC PAT出力ラインは該トラブルの発生した場合の
出力の許容指示として１カウント分の変化を指示する。
第８図を参照して、変換回路82は入力ライン1T〜10Tの
グルーピングを論理的に実行し、グループ内の１つの入
力ラインで送る入力が変換回路82の出力ラインで送る対
応出力になるということにも注目する必要がある。第６
図に戻つて、トラツクアドレスの前にトラツクプリアン
ブルとトラツクアドレスマークがあり、トラツクアドレ
スのデコーデイングに先だつて真のトラツクアドレス同
期化フイールドを確認しなければならないということを
思出そう。この機能は、サーボデコーデイング41内の、
4Tカウンタ83とTAM検出84で構成されているトラツクア
ドレス同期化フイールド検出回路79（第８図の点線で囲
んだ部分）によつて行う。
変換回路82の出力ラインSYNC PAT（３、４、5T）は4
Tカウンタ83に接続されている。4Tカウンタ83は、4Tデ
ータパターンの逐次グループを受けて、磁気ヘツド29が
トラツクのプリアンブル部分に合致していることを確認
する。先述のごとく、4Tカウントの数によつて、真のプ
リアンブルを幾分任意的に選択したため、４つの4Tデー
タパターン以外の数も使用できることを指示する。４つ
の4Tカウントが送られるとTAM検出器84に接続しているS
YNC PAT DETラインを介して送られる出力がハイにな
り、真のTRACK AM（またはTAM）の検出を指示するため
に真でなければならない５つの条件の中の第１条件を設
定する。TAM検出器84に接続しているSYNC PAT DETラ
インがハイになると、真のトラツクアドレスマークに対
してTAM検出器84が要求する次の入力が変換回路82の4T1
XTN出力によつて指示される8Tカウントになり、4Tから
データビツト“1"へ移行したことを指示する。第６図を
参照して、8Tカウントは、プリアンブルが終わり、トラ
ツクアドレスマークの第１データビツトであるデータビ
ツト１が確認されたことを指示する。これによつてトラ
ツクアドレスマークを確認するために必要な５つの条件
の中の第２条件が満される。第６図を参照して、トラツ
クアドレスマークのデータ“1"が確認されると１の間の
次のカウントが3Tになり、同カウントがシフトレジスタ
ゼロカウンタ80から変換回路82へ入力され、変換回路82
の出力がライン10XTNへ送られ、データ“1"からデータ
“0"へ移行したことが指示され、真のトラツクアドレス
マークを確認するためのTAM検出器84の第３条件が満さ
れる。シフトレジスタゼロカウンタ80の次の出力は9Tで
あり、変換回路82のハイ出力信号が、真のトラツクアド
レスマークを確認するための第４条件としてライン01XT
Nを介してTAM検出器84へ入力される。シフトレジスタゼ
ロカウンタ80から変換回路82に対する次の入力は3Tであ
り（第６図参照）、データ“1"からデータ“0"へ移行し
たことが指示され、真のトラツクアドレスマークが検出
されたことを指示する第５条件としての出力が変換回路
82からライン10XTNへ出力が送られ、TAM検出器80から出
ているラインTAMがハイになり、トラツクアドレス検出
器85へエネイブリング信号が送られる。
Tカウンタ83に接続されている。4Tカウンタ83は、4Tデ
ータパターンの逐次グループを受けて、磁気ヘツド29が
トラツクのプリアンブル部分に合致していることを確認
する。先述のごとく、4Tカウントの数によつて、真のプ
リアンブルを幾分任意的に選択したため、４つの4Tデー
タパターン以外の数も使用できることを指示する。４つ
の4Tカウントが送られるとTAM検出器84に接続しているS
YNC PAT DETラインを介して送られる出力がハイにな
り、真のTRACK AM（またはTAM）の検出を指示するため
に真でなければならない５つの条件の中の第１条件を設
定する。TAM検出器84に接続しているSYNC PAT DETラ
インがハイになると、真のトラツクアドレスマークに対
してTAM検出器84が要求する次の入力が変換回路82の4T1
XTN出力によつて指示される8Tカウントになり、4Tから
データビツト“1"へ移行したことを指示する。第６図を
参照して、8Tカウントは、プリアンブルが終わり、トラ
ツクアドレスマークの第１データビツトであるデータビ
ツト１が確認されたことを指示する。これによつてトラ
ツクアドレスマークを確認するために必要な５つの条件
の中の第２条件が満される。第６図を参照して、トラツ
クアドレスマークのデータ“1"が確認されると１の間の
次のカウントが3Tになり、同カウントがシフトレジスタ
ゼロカウンタ80から変換回路82へ入力され、変換回路82
の出力がライン10XTNへ送られ、データ“1"からデータ
“0"へ移行したことが指示され、真のトラツクアドレス
マークを確認するためのTAM検出器84の第３条件が満さ
れる。シフトレジスタゼロカウンタ80の次の出力は9Tで
あり、変換回路82のハイ出力信号が、真のトラツクアド
レスマークを確認するための第４条件としてライン01XT
Nを介してTAM検出器84へ入力される。シフトレジスタゼ
ロカウンタ80から変換回路82に対する次の入力は3Tであ
り（第６図参照）、データ“1"からデータ“0"へ移行し
たことが指示され、真のトラツクアドレスマークが検出
されたことを指示する第５条件としての出力が変換回路
82からライン10XTNへ出力が送られ、TAM検出器80から出
ているラインTAMがハイになり、トラツクアドレス検出
器85へエネイブリング信号が送られる。
当業者にとつては周知のごとく、TAM検出器84に対す
る入力がSYNC PAT DET、4T1XTN、10XTN、01XTN、10XT
Nの順序である場合は、TAMラインを介して出力を送る論
理回路とすることができる。この順序で入力信号を受け
る場合に限りTAM検出器84はTAM検出器84のTAMラインを
介して出力を送る任意の適切な論理回路とすることがで
きる。
る入力がSYNC PAT DET、4T1XTN、10XTN、01XTN、10XT
Nの順序である場合は、TAMラインを介して出力を送る論
理回路とすることができる。この順序で入力信号を受け
る場合に限りTAM検出器84はTAM検出器84のTAMラインを
介して出力を送る任意の適切な論理回路とすることがで
きる。
トラツクアドレス検出器85は、TAM信号によつてエネ
イブルされると、ラインNO CHNG、01XTN、10XTNを介し
て送られる入力ならびにライン86からのフイードバツク
に従つてトラツクアドレスの生データ遷移部（“T"カウ
ント）と1/6（２、８）コードで磁気デイスク１に記録
されているインデツクスビツトをグレイコードトラツク
アドレスとインデツクスビツト出力に変換し、ライン88
を介してインデツクス検出器＝グレイ/2進デコーダ87へ
送る。インデツクス検出器＝グレイ/2進デコーダ87から
ライン44を介して送られる出力が２進トラツクアドレス
としてトラツクレジスタ43へ送られる。インデツクス検
出器＝グレイ/2進デコーダ87からライン89を介してコン
トローラ14へ送られる第２出力がインデツクスビツトが
データ“1"であることを指示し、ヘツドがセクタ０の上
に位置決めされたことを指示する。
イブルされると、ラインNO CHNG、01XTN、10XTNを介し
て送られる入力ならびにライン86からのフイードバツク
に従つてトラツクアドレスの生データ遷移部（“T"カウ
ント）と1/6（２、８）コードで磁気デイスク１に記録
されているインデツクスビツトをグレイコードトラツク
アドレスとインデツクスビツト出力に変換し、ライン88
を介してインデツクス検出器＝グレイ/2進デコーダ87へ
送る。インデツクス検出器＝グレイ/2進デコーダ87から
ライン44を介して送られる出力が２進トラツクアドレス
としてトラツクレジスタ43へ送られる。インデツクス検
出器＝グレイ/2進デコーダ87からライン89を介してコン
トローラ14へ送られる第２出力がインデツクスビツトが
データ“1"であることを指示し、ヘツドがセクタ０の上
に位置決めされたことを指示する。
本実施例においては、インデツクスビツトの確認に関
しては、トラツクアドレスデコーダ85に接続しているTA
Mラインがハイになるとシフトレジスタゼロカウンタ80
のカウントが9Tになり、変換回路82がライン01XTNから
ライン88を介してインデツクス検出器＝グレイ/2進デコ
ーダ87へ出力を送り、ライン89がハイ出力になり、ヘツ
ドがセクタ０の上に位置決めしたことを指示する。ライ
ン89を介してコントローラ14へ信号が送られる。
しては、トラツクアドレスデコーダ85に接続しているTA
Mラインがハイになるとシフトレジスタゼロカウンタ80
のカウントが9Tになり、変換回路82がライン01XTNから
ライン88を介してインデツクス検出器＝グレイ/2進デコ
ーダ87へ出力を送り、ライン89がハイ出力になり、ヘツ
ドがセクタ０の上に位置決めしたことを指示する。ライ
ン89を介してコントローラ14へ信号が送られる。
トラツクアドレスデコーダ85は、第５図に示すデコー
デイングアルゴリスムに従つて変換回路82から送られる
指示（01XTNまたは10XTN）あるいはNO CHNG入力をデコ
ーデイングする。一例として、セクタ０に対するデータ
“1"のインデツクスビツトの後は、ライン88を介して送
られる出力は、したがつてライン86からトラツクアドレ
スデコーダ85へのフイードバツクはデータ“1"であり、
したがつてトラツクアドレスデコーダ85に対する第１入
力は“1"であり、トラツクアドレスデコーダ85は、第６
図に示す3Tカウントに従つて変換回路82から10XTN出力
ラインを介して送られる入力に従つてライン88を介して
データ“0"の出力を送る。このようになるのは、第５図
のケース３であり、“1"であり、隣合つている遷移部間
のカウントが3Tであり、したがつて次のデータビツトが
データ“0"であるからである。ライン88の“0"出力はラ
イン86を介してトラツクアドレスデコーダ85へフイード
バツクされ、6Tカウントでは０であり、次のデータビツ
トは“0"である（ケース１）。インデツクスビツトがデ
ータ“0"であり、ヘツドがセクタ１〜71の中の１つのセ
クタの上に位置決めされたことを指示する場合は、デイ
スクのインデツクスビツト部分にエンコーデイングされ
る遷移部パターンは010000であり、6Tカウントになり、
これは、“0"（インデツクスビツト）であるから第５図
のケース１であり、6Tカウントを受け、したがつて次の
データビツトは“0"であり、セクタ０の場合であるかの
ごとくグレイトラツクコードの第１データビツトが“0"
であることが実証される。
デイングアルゴリスムに従つて変換回路82から送られる
指示（01XTNまたは10XTN）あるいはNO CHNG入力をデコ
ーデイングする。一例として、セクタ０に対するデータ
“1"のインデツクスビツトの後は、ライン88を介して送
られる出力は、したがつてライン86からトラツクアドレ
スデコーダ85へのフイードバツクはデータ“1"であり、
したがつてトラツクアドレスデコーダ85に対する第１入
力は“1"であり、トラツクアドレスデコーダ85は、第６
図に示す3Tカウントに従つて変換回路82から10XTN出力
ラインを介して送られる入力に従つてライン88を介して
データ“0"の出力を送る。このようになるのは、第５図
のケース３であり、“1"であり、隣合つている遷移部間
のカウントが3Tであり、したがつて次のデータビツトが
データ“0"であるからである。ライン88の“0"出力はラ
イン86を介してトラツクアドレスデコーダ85へフイード
バツクされ、6Tカウントでは０であり、次のデータビツ
トは“0"である（ケース１）。インデツクスビツトがデ
ータ“0"であり、ヘツドがセクタ１〜71の中の１つのセ
クタの上に位置決めされたことを指示する場合は、デイ
スクのインデツクスビツト部分にエンコーデイングされ
る遷移部パターンは010000であり、6Tカウントになり、
これは、“0"（インデツクスビツト）であるから第５図
のケース１であり、6Tカウントを受け、したがつて次の
データビツトは“0"であり、セクタ０の場合であるかの
ごとくグレイトラツクコードの第１データビツトが“0"
であることが実証される。
かようにして、グレイコードトラツクアドレスの第１
データビツトが“0"である時にデータトラツク０、セク
タ０についてグレイコードをデイスクにおいてデコーデ
イングし続けるとトラツクアドレスデコーダ85に接続し
ているライン86が“0"入力になり、シフトレジスタゼロ
カウンタ80から変換回路82を介して6Tカウントが送ら
れ、ラインNO CHNGを介して出力が送られる。第５図を
参照して、この出力を、“0"であり、6Tカウントを受
け、次のデータビツトとしてデータ“0"を発生するケー
ス１においてトラツクアドレスデコーダ85がデコーデイ
ングする。前記のごとくトラツクアドレスのデコーデイ
ングが続けられると、データビツト00110000000に対応
するトラツク番号180Hに対するグレイコードトラツクア
ドレスがインデツクス検出器＝グレイ/2進デコーダ87へ
入力される。インデツクス検出器＝グレイ/2進デコーダ
87は、グレイトラツクアドレスを２進トラツクアドレス
に変換し、ライン44を介してトラツクレジスタ43へ送
る。インデツクス検出器／グレイ２進デコーダ87のグレ
イコード/2進変換回路は、当業者にとつて周知であり、
排他ORゲートと所定の数のビツト数を備えているシフト
レジスタで構成することができる。
データビツトが“0"である時にデータトラツク０、セク
タ０についてグレイコードをデイスクにおいてデコーデ
イングし続けるとトラツクアドレスデコーダ85に接続し
ているライン86が“0"入力になり、シフトレジスタゼロ
カウンタ80から変換回路82を介して6Tカウントが送ら
れ、ラインNO CHNGを介して出力が送られる。第５図を
参照して、この出力を、“0"であり、6Tカウントを受
け、次のデータビツトとしてデータ“0"を発生するケー
ス１においてトラツクアドレスデコーダ85がデコーデイ
ングする。前記のごとくトラツクアドレスのデコーデイ
ングが続けられると、データビツト00110000000に対応
するトラツク番号180Hに対するグレイコードトラツクア
ドレスがインデツクス検出器＝グレイ/2進デコーダ87へ
入力される。インデツクス検出器＝グレイ/2進デコーダ
87は、グレイトラツクアドレスを２進トラツクアドレス
に変換し、ライン44を介してトラツクレジスタ43へ送
る。インデツクス検出器／グレイ２進デコーダ87のグレ
イコード/2進変換回路は、当業者にとつて周知であり、
排他ORゲートと所定の数のビツト数を備えているシフト
レジスタで構成することができる。
以上のごとく、本発明は、記録媒体のトラツクの絶対
トラツクアドレスを確認する、ユニークで、従来のシス
テムと比較して数多くの利点を備えている新案システム
を提供するものである。
トラツクアドレスを確認する、ユニークで、従来のシス
テムと比較して数多くの利点を備えている新案システム
を提供するものである。
本発明は、ここに紹介した実施態様だけに限られるこ
とはなく、その特許請求範囲内においてこれ以外にも様
々な応用形実施態様が可能であることは言うまでもな
い。
とはなく、その特許請求範囲内においてこれ以外にも様
々な応用形実施態様が可能であることは言うまでもな
い。
以上のように構成された本発明によれば、従来に比べ
て簡素でトラツクアドレスをより簡単に検出でき、さら
にデータセパレータを必要としないトラツクアドレスデ
コーデイング回路を提供することができる。
て簡素でトラツクアドレスをより簡単に検出でき、さら
にデータセパレータを必要としないトラツクアドレスデ
コーデイング回路を提供することができる。
第１図はデイスク面上のセクタとトラツクの配置を示す
磁気デイスクの平面図、第２図はデイスク面上の各トラ
ツクの各セクタに格納する情報の分解図、第３図は１つ
のセクタ内の４つのトラツクのＡバーストからＢバース
トまでのセクタの始端を示す詳細図、第４図はトラツク
アドレスマーク、インデツクスビツトならびにトラツク
アドレスをデイスクの各セクタにエンコーデイングする
際の1/6（２、８）RLL記録コードにおけるデータビツト
／コードビツト変換を示す説明図、第５図は1/6（２、
８）記録コードのデコーデイングの説明図、第６図はデ
ータトラツク０の生データ、トラツクプリアンブルから
トラツクアドレスまでのセクタ０、トラツクアドレスマ
ークのデータビツト、トラツクアドレスマークのデータ
ビツト、セクタ指示ならびにグレイコードトラツクアド
レスまたはトラツク０を示す説明図、第７図は本発明の
トラツクアドレス検出手段／回路を適用したデイスクド
ライブサブシステムのブロツク図、第８図は第７図のデ
イスクドライブサブシステムのサーボデコーデイング回
路のブロツク図である。 １……磁気デイスク、2,3,4……セクタ、9,10,11……ト
ラツク、12……デイスクファイルサブシステム、13……
SCSIデータバス、14……コントローラ、14a……マイク
ロインタフェース、17……サーボマイクロプロセツサ、
17a……A/D変換器、21……ピーク検出器、22……スピン
ドルモータドライバ、24……スピンドルモータ、29……
磁気ヘツド、30……アクチユエータ、31……アクチユエ
ータドライバ、34……総和器、35……FFWD D/A変換回
路、37……アナログサーボCOMP、39……CORR D/A変換
器、41……サーボデコーダ、43……トラツクレジスタ、
46……プリアンプ（ヘツドインターフェース）、48……
読み出しチヤンネル（読み出しチヤンネルパルス検出
器）、50……データセパレータ、52……エンコーダ／デ
コーダ、58……サーボタイミング発生器、66……等化
器、69……バツファRAM、79……トラツクアドレス同期
化フイールド検出回路、80……シフトレジスタゼロカウ
ンタ、82……変換回路、83……4Tカウンタ、84……TAM
検出器、85……トラツクアドレスデコーダ、87……イン
デツクス検出器（グレイ/2進デコーダ）、91……システ
ムクロツク。
磁気デイスクの平面図、第２図はデイスク面上の各トラ
ツクの各セクタに格納する情報の分解図、第３図は１つ
のセクタ内の４つのトラツクのＡバーストからＢバース
トまでのセクタの始端を示す詳細図、第４図はトラツク
アドレスマーク、インデツクスビツトならびにトラツク
アドレスをデイスクの各セクタにエンコーデイングする
際の1/6（２、８）RLL記録コードにおけるデータビツト
／コードビツト変換を示す説明図、第５図は1/6（２、
８）記録コードのデコーデイングの説明図、第６図はデ
ータトラツク０の生データ、トラツクプリアンブルから
トラツクアドレスまでのセクタ０、トラツクアドレスマ
ークのデータビツト、トラツクアドレスマークのデータ
ビツト、セクタ指示ならびにグレイコードトラツクアド
レスまたはトラツク０を示す説明図、第７図は本発明の
トラツクアドレス検出手段／回路を適用したデイスクド
ライブサブシステムのブロツク図、第８図は第７図のデ
イスクドライブサブシステムのサーボデコーデイング回
路のブロツク図である。 １……磁気デイスク、2,3,4……セクタ、9,10,11……ト
ラツク、12……デイスクファイルサブシステム、13……
SCSIデータバス、14……コントローラ、14a……マイク
ロインタフェース、17……サーボマイクロプロセツサ、
17a……A/D変換器、21……ピーク検出器、22……スピン
ドルモータドライバ、24……スピンドルモータ、29……
磁気ヘツド、30……アクチユエータ、31……アクチユエ
ータドライバ、34……総和器、35……FFWD D/A変換回
路、37……アナログサーボCOMP、39……CORR D/A変換
器、41……サーボデコーダ、43……トラツクレジスタ、
46……プリアンプ（ヘツドインターフェース）、48……
読み出しチヤンネル（読み出しチヤンネルパルス検出
器）、50……データセパレータ、52……エンコーダ／デ
コーダ、58……サーボタイミング発生器、66……等化
器、69……バツファRAM、79……トラツクアドレス同期
化フイールド検出回路、80……シフトレジスタゼロカウ
ンタ、82……変換回路、83……4Tカウンタ、84……TAM
検出器、85……トラツクアドレスデコーダ、87……イン
デツクス検出器（グレイ/2進デコーダ）、91……システ
ムクロツク。
フロントページの続き (72)発明者 アブラハム ペラヒア アメリカ合衆国 カリフオルニア州 サ ンホセアイビーレーン 6548 (56)参考文献 特開 昭57−172533（ＪＰ，Ａ) 特開 昭63−91872（ＪＰ，Ａ) 特開 昭59−168558（ＪＰ，Ａ) 特開 昭52−8811（ＪＰ，Ａ) 特開 昭52−82208（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 - 20/16 351 G11B 27/10
Claims (8)
- 【請求項１】記録媒体から取出されたデジタル信号で構
成されるトラツクアドレス情報を受け、トラツクアドレ
ス同期化情報を含んでいる上記トラツクアドレス情報を
数字トラツクアドレスに変換する回路であつて、下記の
諸要素で構成されていることを特徴とするトラツクアド
レス検出回路： 上記トラツクアドレス情報を受ける１つの入力端子と、
各々が先行デジタル信号を受けた後の経過時間を指示す
る１の出力信号を発生する複数の出力端子と、上記デジ
タル信号間の相対時間を測定し、該複数の出力端子の中
の実測時間に対応する１つの出力端子に１つの出力端子
を供給する手段を備えている第１回路； 上記第１回路の出力端子に接続されている複数の入力端
子と、複数の出力端子と、前記入力端子の中の特定の入
力端子を１つあるいは複数の上記出力端子に対してグル
ーピングし、対応グループ内の１つの入力端子に信号が
印加されれば１つのあるいは複数の上記出力端子に１つ
の出力信号を供給する変換回路； 上記変換回路の出力端子に接続されている入力端子と、
上記変換回路から信号を受けてトラツクアドレス同期化
情報を受けたことを指示する１つの出力信号を出力端子
から発生する手段を備えているトラツクアドレス同期化
情報検出手段； 複数の入力端子と、１つの入力端子を上記トラツクアド
レス同期化情報検出手段の出力端子に接続する手段と、
他の入力端子を上記変換回路の特定の出力端子に接続す
る手段を備えており、上記トラツクアドレス同期化情報
検出手段から信号を受け、上記変換回路から信号を受
け、上記記録媒体から取出されたデジタル信号によつて
指示される数字トラツクアドレスを発生するトラツクア
ドレスデコーデイング回路。 - 【請求項２】上記トラツクアドレス同期化情報が、複数
の共通反復時間パターンと、それに続く逐次デジタル信
号間の予め設定した時間パターンとで構成されており、
上記トラツクアドレス同期化情報検出手段として、上記
変換回路に接続されており、一定数の共通時間パターン
を受ければ１つの出力信号を発生するカウンテイング手
段と、該カウンテイング手段の出力と上記変換回路に接
続されている論理回路があり、該論理回路が、上記カウ
ンテイング手段から出力信号を受け、上記変換回路から
予め設定した時間パターンを指示する信号を受ければ上
記トラツクアドレス同期化情報検出手段の出力から１つ
の信号を発生することを特徴とする請求項１記載のトラ
ツクアドレスデコーデイング回路。 - 【請求項３】上記記録媒体に記録されている上記トラツ
クアドレス情報の数字トラツクアドレス生成部分をRLL
記録コードに従つて記録し、デコーデイングアルゴリス
ムに従つて動作し、数字トラツクアドレスを生成する論
理回路が上記トラツクアドレスデコーデイング回路に備
えられていることを特徴とする請求項１記載のトラツク
アドレスデコーデイング回路。 - 【請求項４】上記RLL記録コードが1/6（２、８）コード
であることを特徴とする請求項３記載のトラツクアドレ
スデコーデイング回路。 - 【請求項５】上記トラツクアドレス同期化情報の一部を
1/6（２、８）RLL記録コードに従つて上記記録媒体に記
録することを特徴とする請求項４記載のトラツクアドレ
スデコーデイング回路。 - 【請求項６】上記記録媒体に記録されている上記トラツ
クアドレス情報の数字トラツクアドレス生成部分をRLL
記録コードに従つて記録し、デコーデイングアルゴリス
ムに従つて動作し、数字トラツクアドレスを生成する論
理回路を備えていることを特徴とする請求項２記載のト
ラツクアドレスデコーデイング回路。 - 【請求項７】上記RLL記録コードが1/6（２、８）コード
であることを特徴とする請求鏡６記載のトラツクアドレ
スデコーデイング回路。 - 【請求項８】上記トラツクアドレス同期化情報の一部を
1/6（２、８）RLL記録コードに従つて該記録媒体に記録
することを特徴とする請求項７記載のトラツクアドレス
デコーデイング回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US276,272 | 1988-11-23 | ||
| US07/276,272 US5418657A (en) | 1988-11-23 | 1988-11-23 | Track address detecting means by HDD sector servo method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141975A JPH02141975A (ja) | 1990-05-31 |
| JP3031471B2 true JP3031471B2 (ja) | 2000-04-10 |
Family
ID=23055965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194274A Expired - Lifetime JP3031471B2 (ja) | 1988-11-23 | 1989-07-28 | トラツクアドレスデコーデイング回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5418657A (ja) |
| JP (1) | JP3031471B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104558A (en) * | 1974-12-27 | 2000-08-15 | International Business Machines Corporation | System and method of encoding an index mark into a servo address |
| US5422761A (en) * | 1992-11-20 | 1995-06-06 | International Business Machines Corporation | Disk drive with redundant recording |
| KR0117999Y1 (ko) * | 1993-07-07 | 1998-05-15 | 김광호 | 타임코드포매팅회로 |
| US5604725A (en) * | 1993-12-16 | 1997-02-18 | Sharp Kabushiki Kaisha | Information recording method and collector and distributor for recording information |
| JP3617074B2 (ja) * | 1994-06-30 | 2005-02-02 | ソニー株式会社 | データ変調装置およびデータ復調装置 |
| US5596460A (en) * | 1994-12-27 | 1997-01-21 | International Business Machines Corporation | System and method for encoding a servo address |
| KR0159441B1 (ko) * | 1995-08-28 | 1999-01-15 | 김광호 | 고용량 하드 디스크 드라이브 구현을 위한 디스크 기록매체와 그에 따른 서보제어방법 |
| US6181497B1 (en) | 1995-12-12 | 2001-01-30 | International Business Machines Corporation | System and method for providing nonadjacent redundancy synchronization bytes |
| KR100208380B1 (ko) * | 1996-10-09 | 1999-07-15 | 윤종용 | 하드디스크드라이브에서 그레이코드 디코딩 보상회로 및 그 보상방법 |
| JPH11120560A (ja) * | 1997-10-17 | 1999-04-30 | Sony Corp | 光ディスクの記録方法及びアクセス方法、光ディスク、光ディスク記録装置及び光ディスク装置 |
| US6657800B1 (en) | 2001-02-14 | 2003-12-02 | Stmicroelectronics, Inc. | Viterbi detector and method for recovering a binary sequence from a read signal |
| US10373645B2 (en) * | 2017-11-17 | 2019-08-06 | Western Digital Technologies, Inc. | Data storage device dynamically generating extended redundancy over interleaves of a data track |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4164763A (en) * | 1977-11-23 | 1979-08-14 | Carrier Corporation | Time sequenced multiplexing method of recording and translating data |
| US4424543A (en) * | 1981-11-16 | 1984-01-03 | Dma Systems Corporation | Method and apparatus for recording transducer positioning information |
| US4669004A (en) * | 1986-02-27 | 1987-05-26 | Quantum Corporation | High capacity disk file with embedded sector servo |
-
1988
- 1988-11-23 US US07/276,272 patent/US5418657A/en not_active Expired - Lifetime
-
1989
- 1989-07-28 JP JP1194274A patent/JP3031471B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5418657A (en) | 1995-05-23 |
| JPH02141975A (ja) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124994A (en) | System and method for providing nonadjacent redundancy synchronization bytes | |
| US5442499A (en) | Method of detecting sector servo information in a disk system | |
| JP2928177B2 (ja) | 磁気テープにおいてデジタル・データをフォーマット及び記録／再生するための装置と方法 | |
| US4472750A (en) | Data record with pre-recorded transducer positioning signals, and system for utilizing same | |
| KR930011679B1 (ko) | 신호전송 장치 및 신호전송 장치에서의 데이타의 기록 재생방법 | |
| JP3031471B2 (ja) | トラツクアドレスデコーデイング回路 | |
| JPH07169186A (ja) | ディスクドライブにおいてユーザデータブロックセグメント内の特定のデータブロックの始めの位置決めをするための方法および装置ならびにディスクドライブアーキテクチャ | |
| TWI529705B (zh) | 資料解碼器電路、資料編碼器電路及資料處理電路 | |
| US5963387A (en) | Method for forming and processing data address mark for hard disk drive | |
| JPH07169033A (ja) | ディスク駆動装置 | |
| US6671114B2 (en) | Method and apparatus for forming data sector suitable for high density hard disk drive | |
| US4752846A (en) | Tape drive system with tape position capture circuitry | |
| US5606466A (en) | Method for overlapping block read events in disk drive | |
| JP3482676B2 (ja) | データ記録方法及びデータ記録装置 | |
| US6204984B1 (en) | Disk apparatus, and recording/reproduction method therefor | |
| JP2778169B2 (ja) | デイジタル信号処理回路 | |
| JP3736082B2 (ja) | テープ状記録媒体、記録装置、及び計測装置 | |
| KR0143102B1 (ko) | 콘스턴트-덴시티 기록형태의 자기 디스크 장치와 그에 사용되는 자기 디스크 | |
| US5363252A (en) | Method and system for track skew tolerant acquistion burst sequence validation in a data storage system | |
| JP3434559B2 (ja) | セクタサーボ方式の磁気ディスク装置 | |
| KR950002701B1 (ko) | 고속 억세스용 하드 디스크의 억세스 회로 | |
| JPH08138329A (ja) | ディスク駆動装置 | |
| JPH07147059A (ja) | 磁気ディスク装置 | |
| CA2112452C (en) | Enhanced data formats and machine operations for enabling error correction | |
| JPH0668887B2 (ja) | 記録制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |