KR950002685B1

KR950002685B1 - 비디오 폰의 메모리 콘트롤회로

Info

Publication number: KR950002685B1
Application number: KR1019920005139A
Authority: KR
Inventors: 김학량
Original assignee: 주식회사금성사; 이헌조
Priority date: 1992-03-28
Filing date: 1992-03-28
Publication date: 1995-03-24
Also published as: KR930021002A

Abstract

내용 없음.

Description

비디오 폰의 메모리 콘트롤회로

제1도는 종래 비디오 폰의 송수신회로 블럭도.

제2도는 본 발명 비디오 폰의 메모리 콘트롤 회로의 블럭도.

제3도는 본 발명에 의한 라인삭감회로의 상세회로도.

제4도는 제3도에 의한 출력파형도.

제5도는 본 발명에 의한 수평폭 결정회로의 상세회로도.

제6도는 제5도에 의한 타이밍도.

제7도는 본 발명에 의한 수직폭 결정회로의 상세회로도.

제8도는 제7도에 따른 타이밍도.

제9도는 본 발명에 의한 WE신호 발생부의 상세회로도.

제10도는 제9도에 따른 타이밍도.

제11도는 본 발명에 의한 실화면과 유효화면 설명도.

제12도는 본 발명에 의한 각 신호 파형별 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

31 : 카메라 32A, B : 버퍼

33A, B : 클램프 34A, B : 아날로그/디지탈변환부

35A, B : 메모리 36A, B : 디지탈/아날로그변환기

37A, B : 로우패스필터 38 : 동기합성부

39 : 모니터 40 : 인터페이스

41 : 라인삭감회로 42 : 수직폭 결정회로

43 : 수평폭 결정회로 44 : 합성부

45 : 분주기 46 : WE신호발생부

: write enable EP, EP : Enable P.T

: out enable.

본 발명은 비디오 폰의 메모리 콘트롤회로에 관한 것으로, 특히 카메라에서 들어오는 신호를 화질의 저하가 없을 정도로 줄여서 메모리 기억시켜 메모리의 용량을 효율적으로 사용함과 아울러 비디오 폰에서 전송시 전송시간을 줄이도록 한 비디오 폰의 메모리 콘트롤회로에 관한 것이다.

카메라(11)에서 받은 아날로그 신호는 버퍼(12A) 및 클램프(13A)를 통해 레벨이 조정되고, 이 레벨조정된 아날로그 신호는 아날로그/디지탈변환기(14A)를 통해 디지탈로 변환된 후 메모리 콘트롤러(15)의 콘트롤에 의해 메모리(16A)에 저장되며, 디지탈 신호는 다시 디지탈/아날로그변환기(19A)를 통해 아날로그 신호로 변환된 후 로우패스필터(20A) 및 인터페이스(22)를 통해 전화선으로 출력되며, 인터페이스(22)를 통해 들어오는 신호는 클램프(13B) 및 아날로그/디지탈변환기(14B)를 통해 변환된 디지탈 신호는 상기 메모리 콘트롤러(15)에 의해 메모리(16B)에 저장되고, 상기 디지탈 신호는 디지탈/아날로그변환기(19B)에서 아날로그로 변호나된 후 로우패스필터(20B) 및 동기합성부(21)를 통해 복합동기신호가 합성되며, 이 합성된 신호는 버퍼(12B)를 통해 모니터(17)에 디스플레이되도록 구성되었다.

이와같이 구성된 종래의 회로에 있어서, 카메라(11)에서 받은 아날로그신호를 버퍼(12A)를 통해 아날로그/디지탈변환기(14A)의 입력레벨을 맞추기 위해 클램프(13A)에서 레벨을 조정한 아날로그신호는 아날로그/디지탈변환기(14A)에서 디지탈 신호로 변환시켜 메모리 콘트롤러(15)의 콘트롤에 의해 메모리(16A)에 기억시킨다. 그리고 이 디지탈 신호는 디지탈/아날로그변환기(19B)와 로우패스필터(20B)를 거쳐 아날로그 신호로 변환시킨 후 동기합성부(21)에서 복합동기신호를 합성한 후 버퍼(12B)를 거쳐 모니터(17)에 디스플레이 시키거나 디지탈/아날로그변환기(19A) 및 로우패스필터(20A)를 거쳐 아날로그신호로 만든 후 인터페이스(22)를 통해 전화라인으로 전송시킨다.

또한 전화라인을 통해 들어오는 아날로그 신호는 클램프(13B) 및 아날로그/디지탈변환기(14B)를 거쳐 디지탈 신호로 변환된 후 메모리 콘트롤러(15)의 콘트롤에 의해 메모리(16B)에 기억되고, 그 디지탈 신호는 앞의 과정에서와 같이 디지탈/아날로그변환기(19B) 및 로우패스필터(20B)를 거쳐 아날로그 신호로 만든 후 동기합성부(21)에서 복합동기신호를 합성한 후 버퍼(12B)를 거쳐 모니터(17)에 디스플레이시킨다.

그러나, 이와같은 종래의 회로는 카메라에서 받은 아날로그 신호를 디지탈 신호로 바꾼 후 메모리에 기억시킬 때 아무런 조작을 가하지 않기 때문에 메모리에 기억될 데이타의 양이 너무 방대하여 메모리의 용량이 상당히 커야하는 점과 많은 양의 데이타가 전송되어야 하므로 전송시간이 상당히 길어지는 문제점이 있다.

따라서 상기와 같은 종래의 결함을 감안하여 본 발명은 카메라에서 받은 아날로그 신호를 화면을 기준으로 수평과 수직으로 데이타 양을 선택적으로 줄여서 메모리의 효율적 사용이 가능하도록 함과 아울러 전송시간을 줄이도록 한 비디오 폰의 메모리 콘트롤회로를 창안한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 발명 비디오 폰의 메모리 콘트롤회로의 블럭도로서, 카메라(31)에서 받은 아날로그 신호는 버퍼(32A) 및 클램프(33B)를 통해 입력레벨을 조절하고, 이 레벨조정된 아날로그 신호는 아날로그/디지탈 변환기(34B)를 통해 디지탈로 변환한 신호를 메모리(35A)에 저장하며, 이 메모리(35A)의 디지탈 신호를 다시 디지탈/아날로그변환기(36A)에서 변환한 아날로그 신호는 로우패스필터(37A) 및 인터페이스(40)를 통해 전화선으로 출력하고, 인터페이스(40)를 통해 들어오는 아날로그 신호는 클램프(33B) 및 아날로그/디지탈변환기(34B)를 통해 변환된 디지탈 신호는 메모리(35B)에 저장하며, 이 메모리(35B)의 디지탈 신호는 다시 디지탈/아날로그변환기(36B)에서 아날로그 신호로 변환한 후 로우패스필터(37B) 및 동기합성부(38)를 통해 복합동기신호를 합성하여 버퍼(32B)를 거쳐 모니터(39)에 디스플레이하고, 라인삭감부(41)로 인가되는 수평동기신호()에 대해 분주하여 라인을 선택함으로써 라인을 삭감하며, 이 라인삭감부(41)의 출력신호를 수평동기신호()에 동기시키는 수직폭 결정회로(42)와 상기 라인삭감부(41)의 출력신호를 발진주파수(OSC)에 동기시키는 수평폭결정회로(43)를 통해 수직/수평폭 결정회로를 합성부(44)에서 합성하고, 상기 합성부(44)의 합성신호의 인에이블(E) 및 수직폭결정회로의 로드()신호에 따라 분주기(45)에서 분주하여 어드레스를 발생하면신호발생부(46)를 통해 발생한신호에 의해 A/D변환기에서 변환된 디지탈 데이타를 상기 메모리(35A,B)에 저장함과 아울러 상기 분주기(45)의 어드레스와 인버터(I₁)를 통한신호발생부(46)의신호를 이용하여 메모리(35A,B)에서 데이타를 읽어내도록 구성한다.

이와같이 구성된 본 발명의 작용, 효과를 상세히 설명하면 다음과 같다.

카메라(31)에서 받은 아날로그 신호를 버퍼(32A)를 거쳐 레벨을 조정하기 위해 클램프(33A)에서 아날로그/디지탈변환기(34A)의 입력레벨을 조정한 뒤 아날로그/디지탈변환기(34A)를 통해 출력된 디지탈 데이타는 라이트인에이블신호()와 분주기(45)의 어드레스(n₂)신호에 의해서 메모리(35A)에 기억되고, 이 기억된 신호는 출력인에이블신호()와 분지기(45)의 어드레스(n₂)신호에 의해 메모리(35A)에서 읽어내어 디지탈/아날로그변환기(36A)를 거쳐 아날로그 신호로 만든 후 디지탈/아날로그 변환과정에서 생기는 고주파의 노이즈를 제거하기 위해 로우패스필터(37A)로 필터링한 후 인터페이스(40)를 통해 전화선으로 전송한다.

또한 인터페이스(40)를 통해 들어오는 아날로그 신호는 클램프(33B)를 거쳐 아날로그/디지탈변환기(34B)에서 디지탈 신호로 바꾼 후 라이트인에이블()신호와 분주기(45)의 어드레스(n₂)신호에 의해서 메모리(35B)에 기억되며 그 신호는 출력인에이블()신호와 분주기(45)의 어드레스(n₂)신호에 의해 상기 메모리(35B)에서 읽어낸 신호를 디지탈/아날로그변환기(36B)를 거쳐 아날로그 신호로 만든다음 디지탈/아날로그 변환과정에서 발생한 고주파 노이즈를 로우패스필터(37B)를 통과시켜 제거한 후 동기합성부(38)에서 영상 신호와 복합동기신호(C-SYNC)를 합성하여 복합영상신호를 얻어낸 후 버퍼(32B)를 거쳐 모니터(39)에 디스플레이하도록 함에 있어 상기 모니터(39) 화면을 기준으로 수평과 수직으로 데이타 양을 선택적으로 줄이는데 예를들어, 발진주파수(OSC)를 3.58MHz로 가정하면 1H동안 192개 정도의 도트(dot)를 얻을 수 있는데, 여기서 190도트중 160도트만을 선택하려면 1-31도트까지는 버리고 32도트에서 191도트까지 취하면 화면의 중앙부분을 얻을 수 있고, 또한 수직부분으로 100라인을 얻고자 한다면 우선신호를 이분주한 신호(DHD)를 얻고나서 2H당 1H를 선택한다.

1필드가 262.5라인으로 되어 있고 유효표시라인은 240라인 내외가 되므로 1-20라인과 221-240라인을 버리고 21라인부터 220라인까지 DHD신호를 이용하여 선택하면 2H당 1H를 선택하게 되므로 원하는 100라인만 표시할 수 있게된다.

이렇게 하면 제11도에 나타낸 바와같이 실선은 메모리에 기억되고 점선은 기억되지 않는다.

그리고 제2도의 A부분을 참조하여 본 발명을 설명하면 다음과 같다.

라인삭감회로(41)는 제3도에 도시된 바와같이 디-플립플롭(D/FF)을 이용하여 제4도의 (가)와 같은 수평동기신호()신호를 클럭단자로 인가받아 2분주하여 얻은 신호(DHD) 2H당 1H만 선택하고 나머지 1H는 선택하지 않는데 이는 제4도의 (나)에 도시한 바와같다.

수직폭 결정회로(42)는 제7도에 도시한 바와같이 수평동기신호()신호를 로드단자()로 입력받던 전원전압(+5V)을 인에이블 P.T단자(EP), (ET)로 입력받아 인에이블 상태에서 저항(R₁-R₄)을 통해 입력된 신호를 클럭에 따라 분주하여 출력(Q_A-Q_D)하는 제1분주기(42-1)와, 이 제1분주기(42-1)의 리플캐리출력(RCO)을 ET단자로, 전원(+5V)을 ET단자로 입력받고 상기 수직동기신호()를 로드단자()로 각기 인가받아 저항(R₁₁-R₁₄)을 통해 인가되는 입력(A-D)을 클럭에 따라 분주하여 출력(Q_A-Q_D)하는 제2분주기(42-2)와, 상기 제1,2분주기(42-1),(42-2)의 출력어드레스를 출력하는 출력부(42-3)와, 상기 제2분주기(42-2)의 분주된 어드레스를 선택신호(STB,A,B,C)로 하여 멀티플렉싱하는 멀티플렉서(42-4)와, 이 멀티플렉서(42-4)의 출력()을 D단자로 입력받아 인가되는 수평동기신호()에 동기시켜 인버터(I₃)를 통해 출력토록 하는 디-플립플롭(42-5)으로 구성하며, 이 회로동작은 먼저 제8도의 (가)와 같은 수직동기신호()가 제1,2분주기(42-1),(42-2)의 로드단자()로 인가되어 로드된 상태에서 인버터(I₂)를 통한 수평동기신호()는 디-플립플롭(D/FF)을 통해 분주된 제8도의 (다)와 같은 분주신호(DHD)를 분주기(42-1),(42-2)의 클럭신호로 이용하여 인가되는 입력(A-D)을 분주하는데 먼저 제1분주기(42-1)의 분주가 끝나고 리플캐리출력(RCO)으로 출력이 있을때 제2분주기(42-2)는 ET단자로 입력받아 분주한다.

이와같이 분주기(42-1),(42-2)를 통해 분주된 어드레스는 출력부(42-3)를 통해 출력(A₈-A₁₅)하게 되는데, 이중에 A₁₂-A₁₅는 멀티플렉서의 셀렉트신호로 이용되고 이때 멀티플렉서(42-4)의 출력()과 A₈-A₁₅의 관계는 다음과 같다.

이와같은 신호는 제8도의 (라)에 도시한 바와같으므로, 상기 멀티플렉서(42-4)의 출력()을 D단자로 입력받은 디-플립플롭(42-5)은 인가되는 수평동기신호()로 동기시킨 후 인버터(I₃)를 통해 통과하면 제8도의 (사)와 같은 수직결정신호(VRNG)를 출력한다.

또한 수평폭 결정회로(43)는 제5도에 도시한 바와같이 DHD신호를 J입력단자로 발진주파수(OSC)를 클럭단자로 입력받는 J-K플립플롭(43-1)과, 이 J-K플립플롭(43-1)의 출력을 ET단자로 입력받고 DHD신호를 로드단자()로 입력받아 저항(R₅-R₈), (R₁₅-R₁₈)를 통해 인가되는 입력을 발진주파수(OSC)로 하는 클럭에 따라 분주하는 제1,2분주기(43-2), (43-3)와, 상기 제1,2분주기(43-2),(43-3)의 분주된 어드레스를 출력하는 출력부(43-4)와, 상기 제2분주기(43-3)의 분주된 어드레스를 선택신호(STB,A,B,C)로 하여 멀티플렉싱하는 멀티플렉서(43-5)와, 이 멀티플렉서(43-5)의 출력()을 D단자로 입력받고 발진주파수(OSC)로 동기시켜 출력하는 디-플립플롭(43-6)과, 이 디-플립플롭(43-6)의 출력(Q)과 수평카운터신호()를 앤드조합하여 수평결정신호(RNG)를 출력하는 앤드게이트(AND₁)로 구성하며, 이 회로동작은 제1분주기(43-2)의 ET단자로 J-K플립플롭(43-1)의 출력신호로 입력받아 제6도의 (나)와 같은 DHD신호를 로드단자()로 각각 입력받는 제1,2분주기(43-2),(43-3)가 로드된 상태에서 저항(R₅-R₈), (R₁₅-R₁₈)을 통해 입력된 신호는 3.58MHz의 발진주파수(OSC)를 클럭신호로 하여 분주하여 그 분주된 어드레스를 출력부(43-4)를 통해 제6도와 같은 어드레스(A₀-A₇)를 출력한다.

이때 제2분주기(43-3)의 분주된 어드레스를 선택신호(STA,A,B,C)로 하는 멀티플렉서(43-5)의 멀티플렉싱에 의해 제6도의 (마)와 같은 신호를 출력()하면 디-플립플롭(43-6)은 발진주파수(OSC)로 하는 클럭에 의한 출력(Q)과 수평카운터신호()와 앤드게이트(AND₁)를 통해 앤드조합한 수평결정신호(RNG)를 출력한다.

수직폭 결정회로(42)와 수평폭 결정회로(43)에서 결정된 신호는 합성부(44)를 통해 합성된 후 분주기(45)의 인에이블(E)단자에 인가되고, 수직폭 결정회로(42)의 결정신호는 로드()단자에 인가된다.

그리고 수직동기신호()신호에 따라 라이트인에이블신호() 및 출력인에이블신호()를 출력하는신호발생부(46)의 동작을 제9도 및 제10도를 참조하여 설명하면 다음과 같다.

먼저 스틸/포즈를 누르게 되면 낸드게이트(ND_1,2)로 된 플립플롭과 낸드게이트(ND₃)를 통해 제1플립플롭(F₁)의 프리세트()에 나타난 신호는 제10도의 (나)와 같이 나타남에 따라 제1,2플립플롭(F₁), (F₂)을 통한 출력은 제10도의 (다) 및 (라)에 도시한 바와 같고, 상기 제2플립플롭(F₂)의 출력(Q₂)과 수직동기신호()를 낸드게이트(ND₄)에서 낸드조합한 제10도의 (마)와 같은 신호는 제3플립플롭(F₃)의 클럭단자로 인가되어 제10도의 (바) 및 (사)와 같은 스틸(still) 및 포즈(pose)신호를 출력함과 아울러 노아게이트(NOR₁)를 통해서는 라인트인에이블()신호를, 낸드게이트(ND₅)를 통해서 출력인에이블()신호를 출력한다.

여기서,신호가 "로우"로 되면 메모리에 데이타를 쓰고 "하이"로 되는 순간신호가 "로우"로 되어 메모리에서 읽는다.

제12도는 신호파형별 비교 타이밍도로서 RNG신호는 원화상중에서 32도트부터 191도트까지 160도트만을 선택하게 되고, VRNG신호는 21H부터 220H까지 2H당 1H만을 선택하여 100H만을 선택하게 된다.

이상에서 상세히 설명한 바와같이 본 발명은 카메라에서 들어오는 신호를 화질의 저하없이 선택적으로 신호를 줄여서 메모리의 효율적 사용이 가능하고, 메모리에 기억된 데이타가 적기 때문에 전송시간이 짧아지는 효과가 있다.

Claims

카메라(31)에서 받은 아날로그 신호를 디지탈 신호로 바꾸어 메모리(35A),(35B)에 저장함과 아울러 모니터(39)에 디스플레이하는 회로에 있어서, 인가되는 수평동기신호()신호에 대해 분주하여 라인을 선택하는 라인삭감회로(41)와, 수직동기신호()신호를 상기 라인삭감회로(41)의 출력신호를 클럭으로 하여 화면의 수직크기를 조절 결정하는 수직폭 결정회로(42)와, 상기 라인삭감회로(41)의 출력신호를 발진주파수(OSC)를 클럭으로 하여 화면의 수평크기를 조절결정하는 수평폭 결정회로(43)와, 상기 수직/수평폭 결정회로(42), (43)에서 결정된 신호를 합성부(44)에서 합성하여 인에이블(E)신호로 하고 수직폭 결정회로(42)의 출력을 로드신호로 하여 발진주파수(OSC)로 하는 클럭에 따라 분주하여 어드레스를 상기 메모리(35A),(35B)에 출력하는 분주기(45)와, 수직동기신호()에 동기시켜 라이트인에이블신호 및 출력인에이블신호를 발생하는 WE신호발생부(46)로 구성됨을 특징으로 하는 비디오 폰의 메모리 콘트롤회로.
제1항에 있어서, 상기 수직폭 결정회로(42)는 수평동기신호()를 로드단자()로 입력받고, DHD신호를 클럭으로 하며 전원(+5V)을 인에이블 P.T단자(EP), (ET)로 입력받아 로드 및 인에이블된 상태에서 저항(R₁-R₄)를 통해 입력된 데이타를 클럭에 의해 분주하는 제1분주기(42-1)와, 이 제1분주기(42-1)의 리플캐리출력(RCO)을 인에이블단자(ET)로 입력받고 상기 수직동기신호()를 로드단자()로 인가받아 인에이블 및 로드된 상태에서 저항(R₁₁-R₁₄)을 통해 인가되는 입력을 클럭에 따라 분주하는 제2분주기(42-2)와, 상기 제1,2분주기(42-1),(42-2)의 출력어드레스를 출력하는 출력부(42-3)와, 상기 제2분주기(42-2)의 분주된 어드레스를 선택신호로 하여 멀티플렉싱하는 멀티플렉서(42-4)와, 상기 멀티플렉서(42-4)의 출력을 D단자로 입력받아 인가되는 수평동기신호()에 동기시켜 인버터(I₃)를 통해 수직결정신호를 출력토록 하는 디-플립플롭(42-5)으로 구성함을 특징으로 하는 비디오 폰의 메모리 콘트롤회로.
제1항에 있어서, 상기 수평출력회로(43)는 DHD신호를 J입력단자로 발진주파수(OSC)를 클럭단자로 입력받는 J-K플립플롭(43-1)과, 상기 J-K플립플롭(43-1)의 출력을 ET단자로 입력받고 DHD신호를 로드단자()로 입력받아 인에이블 및 로드된 상태에서 저항(R₅-R₈)을 각기 통해 인가되는 입력을 발진주파수(OSC)로 하는 클럭에 따라 각각 분주하는 제1분주기(43-2)와, DHD신호를로 입력받고, 저항을 통해 인가되는 입력을 발진주파수(OSC)로 하는 클럭에 따라 각각 분주하는 제2분주기(43-3)와, 상기 제1,2분주기(43-2), (43-3)의 분주된 어드레스를 출력하는 출력부(43-4)와, 상기 제2분주기(43-3)의 분주된 어드레스를 선택신호로 하여 멀티플렉싱하는 멀티플렉서(43-5)와, 상기 멀티플렉서(43-5)의 출력을 데이타로 입력받고 발진주파수(OSC)에 동기시켜 출력하는 디-플립플롭(43-6)과, 상기 디-플립플롭(43-6)의 출력과 수직카운터신호()를 앤드조합하여 수평결정신호를 출력하는 앤드게이트(AND₁)로 구성함을 특징으로 하는 비디오 폰의 메모리 콘트롤회로.