KR950001521B1 - Atm 프로토콜을 지원하는 물리매체 접속장치 - Google Patents
Atm 프로토콜을 지원하는 물리매체 접속장치 Download PDFInfo
- Publication number
- KR950001521B1 KR950001521B1 KR1019910026053A KR910026053A KR950001521B1 KR 950001521 B1 KR950001521 B1 KR 950001521B1 KR 1019910026053 A KR1019910026053 A KR 1019910026053A KR 910026053 A KR910026053 A KR 910026053A KR 950001521 B1 KR950001521 B1 KR 950001521B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- signal
- maintenance
- cells
- processing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
내용없음.
Description
제1도는 물리매체 접속장치의 블럭구성도.
제2도는 전송매체 접속부의 블럭도.
제3도는 전송매체 접속부의 초기상태에서의 동작도.
제4도는 셀 구분 및 혼화부의 블럭도.
제5도는 셀 속도 정합부의 블럭도.
제6도는 AIB버스의 구성도.
제7도는 AIB버스 관련 타이밍도.
제8도는 계층관리 및 유지보스 처리부의 블럭도.
제9도는 기타 회로부의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전송매체 접속부 2 : 셀 구분 및 혼화부
3 : 셀 속도 정합부 4 : 계층관리 및 유지보수 처리부
5 : 기타 회로부
본 발명의 국제 표준기구인 CCITT에서 광대역 정보 전송모드로 권고한 ATM(Asynchronous Transfer Mode) 프로토콜의 물리계층 기능을 수행하여 전송을 위한 물리매체를 접속하는 장치이다.
종래에는 고속 통신망의 경우에도 동기식 전송방법을 사용하여 물리매체를 접속하는 장치의 단순한 프레임 생성 및 식별기능을 통하여 물리매체를 접속함으로써 망 구성이 가능하였으나 향후 도래하는 정보화 사회의 가장 중요한 기반이 되는 광대역 종합정보 통신망(B-ISDN)의 구축에 있어서는 전송방식이 셀을 근간으로 하는 ATM으로 바뀜에 따라 기존의 단순 프레임 단위의 물리매체 접속기능으로는 ATM셀의 투명한 전송에 대한 보장이 불가능해진다.
본 발명은 상기 문제점을 해결하기 위해 발명된 것으로 일반 가입자가 B-ISDN의 구성 요소인 광대역 단말정합장치(B-TA)와 광대역 망종단장치(B-NT)를 통하여 다양한 서비스를 제공받을 수 있도록 이들 구성요소에서의 신호의 ATM 전송을 위한 물리매체 접속처리를 위한 새로운 형태의 물리매체 접속장치를 제공하는데 그 목적이 있는 것이다.
본 발명은, 상기 목적을 달성하기 위해, 물리매체와 직접 접속되어 광신호 또는 전기적 신호를 주고받고 바이트 단위의 신호로 변환시키는 전송매체 접속부, 비트 및 바이트 동기를 신호에 부여하는 혼화(scrambling), 혼화된 신호로부터 원래의 신호를 회복시키는 역혼화(descrambling) 처리 및 셀 헤더의 헤더에러제어(HEC)처리를 통하여 아직 정보의 의미가 없는 바이트 신호로부터 셀 동기를 추출하여 셀 단위의 정보처리를 가능하게 하는 셀 구분 및 혼화부, 셀 구분 및 혼화 처리된 셀 정보에서 상위 ATM계층으로 보내야 할 셀과 유지보수를 위한 OAM셀, 실제 정보를 갖지 않은 유휴 셀들을 구별하여 상 위의 ATM계층으로 보내야 하는 셀들은 이를 위하여 따로이 규정한 AIB 버스로, OAM셀은 계층관리 및 유지보수 처리부로 보내고 유휴 셀은 버리며 AIB버스를 통해 상위 ATM계층에서 내려운 셀, 계층관리 및 유지보수 처리부에서 들어온 OAM셀을 ATM계층 셀, OAM셀의 우선순위에 따라 셀 구분 및 혼화부로 내려보내고 빈 시간에는 유휴 셀을 생성하여 셀 구분 및 혼화부로 내려보내는 셀 속도 정합부, VME버스를 통하여 각 계층 관리를 위한 CPU보드와 접속되어 물리매체 접속장치의 상태를 제어 감시할 수 있게 하고 유지보수를 위한 AOM셀을 CPU보드와 주고 받아 셀 속도 정합부에서 처리되게 하는 계층관리 및 유지보수 처리부, 장치 각 구동부의 동작에 필요한 타이밍 신호 및 재시동 신호를 생성하며 상태 표시를 위한 LED등을 구동하는 기타 회로부로 구성되어 있다.
이하 첨부된 도면을 이용하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명의 구성을 나타내는 블럭 다이어그램이며, 도면에서 1은 전송매체 접속부를, 2는 셀 구분 및 혼화부를, 3은 셀 속도 정합부를, 4는 계층관리 및 유지보수 처리부를, 5는 기타 회로부를, 10은 AIB버스를, 20은 VME버스를 나타낸다.
제1도에서,전송매체 접속부(1)는 광케이블 또는 동축케이블을 통해 다른 물리매체 접속장치와 연결되는 부분으로, 본 발명이 B-NT에 사용되면 광대역 단말 또는 B-TA 에, 본 발명이 광대역 단말 또는 B-TA 에 사용되면 B-NT에 전송매체를 통하여 접속될 수 있도록 구성한다. 본 장치의 적용형태는 사용자에 의해 선택이 가능하도록 하드웨어 점퍼와 소프트웨어에 의한 기타 회로부(5)의 모드 선택 신호에 의해 전송매체 접속부(1)의 구성이 결정되게 하였다. 제2도에 나타낸 전송매체 접속부(1)의 블럭도에서 보듯이 전송매체 접속부(1)에 연결된 전송매체에서의 비트 신호 형태에 상관없이 장치내의 다른 구성부에서 바이트 단위로 처리할 수 있도록 선호부호화 및 복호화, 신호의 직렬/병렬 및 병렬/직렬 변환기능 및 수신 타이밍 추출 기능을 갖는 신호수신부(21), 신호송신부(24)와 8비트 버퍼(22), 초기 상태에서의 장치의 안정된 동작을 위한 초기상태 제어로직(23) 등으로 구성된다.
또한 선택사항으로 광신호의 접속을 위하여 광/전기 변환 회로(30), 전기/ 광 변환 회로(31)를 접속할 수 있다. 서술하고 있는 장치는 클럭 모드 변환에 의해 마스터와 슬레이브 기능을 할 수 있도록 기타 회로부(5)에서 마스터 슬레이브 선택 신호인 M/S에 의해 클럭 모드 선택을 하며 제2도에서는 M/S신호에 의해 신호수신부로부터 타이밍 추출된 클럭 신호인 RCLK와 자체 주파수 발진기(25)로부터 발진된 클럭신호 중 하나를 선택한 후 초기상태 제어로직(23)이 신호수신부(21)로부터의 수신신호 상태를 나타내는 신호 VLTN로부터 바이트 동기 상태를 판단하여 M/S신호에 의해 선택된 클럭 신호를 장치 전체의 바이트 동기 타이밍 신호로 사용하도록 허용한다. 전송매체 접속부(1)는 제3도에 나타낸 바와 같이 초기 상태에서는 동적으로 바이튼 동기를 위한 SYNC패턴을 송출하여 전송매체에 접속된 양 측의 바이트 동기를 맞춘 이후 셀 구분 및 혼화부에서 내려오는 유휴 셀의 송출을 허락하여 다시 양측의 셀 동기를 맞추도록 하는 수단을 갖는다. 셀 동기가 획득되면 본 장치는 서비스 가능 상태로 되어 ATM계층으로부터의 유효한 셀 등을 처리할 수 있게 된다. 바람직한 실시예에서 전송매체 접속부(1)에는 AMD사의 TAXI를 신호수신부(21)와 신호송신부(24)로 사용하였다. 제2도에서 미설명부호 26과 27은 버퍼를, 28은 시간지연회로를, 29는 AND게이트를 각각 나타낸다.
셀 구분 및 혼화부(제1도의 2)는 전송매체 접속부(1)로부터의 바이트 단위의 정보로부터 셀 단위의 정보를 추출하기 위해 바이트 단위로 헤더에러제어 필드를 확인하여 셀과 셀 사이를 구분하는 셀 헤더를 찾아내고 셀 헤더 이후의 페이로드를 바이트단위로 병렬 역혼화하여 원래의 페이로드 정보를 회복시켜 셀 속도 정합부(3)로 올려보내고 또한 셀 속도 정합부(3)로부터의 셀 정보를 받아들여 아직 헤더에러제어 처리가 되지 않은 헤더 내의 필드를 헤더에러제어를 위한 형태로 바꾸고 페이로드 정보를 병렬혼화 처리하여 전송매체 접속부(1)로 내려보낸다. 셀 구분 및 혼화부(2)의 구성은 제4도와 같은며 셀 속도 정합부(3)로부터의 셀 신호를 바이트 단위로 받아들여 셀 동기 타이밍 신호에 동기시켜 헤더에러제어 부호화부(41)에서 생성시킨 헤더에러제어 패턴을 헤더에러제어 필드에 채운 후 혼화부(42)로 보내면 혼화부(42)는 페이로드만을 혼화처리하여 이미 처리가 끝난 헤더 부분에는 영향을 미치지 않게 한다.
전송매체 접속부(제1도의 1)로부터 들어온 바이트 단위의 신호는 먼저 헤더에러제어 복호화부(43)에서 헤더에러제어 필드의 연산 처리를 하여 셀 사이의 구분을 감지하게 한후 역혼화부(44)에서는 바이트 단위의 병렬 역혼화를 하여 원래의 페이로드 정보를 회복한다. 셀 구분 및 혼화부(2)는 기타 회로부(5)로부터의 마스터, 슬레이브 클럭 모드 선택 신호에 의하여 동작 형태가 아래와 같이 달라지는데 마스터 클럭 모드에서는 기타 회로부(5)에서 출력된 셀 타이밍 신호에 의해 셀 헤더 내의 헤더에러제어 처리 및 혼화처리를 하고 전송매체 접속부(1)에서 수신된 셀 동기로부터 출력된 수신 셀 동기 타이밍 신호는 셀 속도 정합부(3)의 기준 클럭으로 이용되도록 하였으며 슬레이브 클럭 모드에서는 전송매체 접속부(1)에서 수신된 신호루버터 셀 구분의 결과로 생성된 셀 동기 타이밍 신호를 이용하여 셀 속도 정합부(3)에서 내려온 셀을 헤더 에러제어 및 혼화처리하고 이 셀 동기 타이밍 신호는 기타 회로부(5)로 다시 입력되어 장치내의 다른 구성부들로 전달되는 망 동기 신호를 생성하는데 사용하도록 한다. 바람직한 실시예에서 셀 구분 및 혼화부(2)는 Actel사의 2000게이트 급 FPGA인 ACT1020을 사용하여 로직 구성하였다.
셀 속도 정합부(제1도의 3)는 셀 구분 및 혼화부(2)에서 처리된 셀 정보의 헤더 포맷으로부터 ATM계층에서 처리할 셀인가 유지보수를 위한 OAM셀인가 셀 속도 정합을 위한 유휴 셀인가를 판별하여 각각 다르게 처리한다. 즉, ATM계층 셀은 AIB버스(10)를 통하여 ATM계층 장치로, OAM셀은 계층관리 및 유지보수 처리부(4)로 보내어지고 유휴 셀은 버려진다. 셀 속도 정합부(3)는 또한 AIB버스(10)를 통하여 ATM계층 장치에서 내려보낸 셀을 계층관리 및 유지보스 처리부(4)에서 내려보낸 OAM셀에 우선하여 내려보내며, 두 종류의 셀이 모두 내려오지 않는 빈 시간에는 유휴 셀을 셀 구분 및 혼화부(2)로 내려보낸다. 제5도에 나타낸 바와 같이 셀 속도 정합부(3)는 셀 다중화부(50)와 셀역다중화부(60)로 구성되며 이들은 각각 5개와 4개의 블럭으로 구성된다.
즉, AIB버스(제1도의 10)를 통해 내려온 ATM계층으로부터의 셀 정보는 유효 셀 전송 블럭(51)에서 셀 다중화 제어 블럭(54)으로부터의 허용신호 S0에 의해, 계층관리 및 유지보수 처리부(제1도의 4)로부터의 OAM정보는 OAM셀 전송 블럭(42)에서 신호 S1에 의해 셀 다중화기(55)로 입력되며 S2신호의 구간에서는 유휴 셀 생성 블럭(53)으로부터의 유휴 셀이 셀 다중화기(55)로 입력된다. 셀 다중화 제어 블럭(54)은 셀 동기 타이밍 신호와 AIB버스(제1도의 10)로부터의 DR, 계층관리 및 유지보수부(제1도의 4)로부터의 제어 신호 중의 하나인 OAM정보가 있음을 알리는 OCDR신호등으로부터 상기의 S0, S1, S2신호를 출력하여 정확한 타이밍에 셀 신호들이 출력되게 하였다. 셀 다중화기(55)는 유효 셀 전송 블럭(51), OAM셀 전송블럭(52), 유휴 셀 생성 블럭(53) 출력단에 접속하여 매 셀 타이밍동안 세 종류의 셀 중 한 유형의 셀이 셀 구분 및 혼화부(2)로 출력되게 한다. 또한 셀 구분 및 혼화부(2)로부터의 셀 정보는 먼저 FIFO형태의 버퍼인 임시 FIFO(56)에 셀 구분 및 혼화부(2)로부터의 수신 셀 동기 타이밍 신호를 기준 신호로 하여 입력되어 셀 헤더 비교 블럭(57)에서 헤더 내용의 분석 결과인 AC(유효 셀 지시), OC(OAM셀 지시), IC(유휴셀 지시)를 출력시키며 AC, OC신호들에 의해 셀 처리상태 블럭(58)은 임시 FIFO(56)의 내용을 판독(read)하여 셀 역다중화부(59)로 보내며 IC신호가 들어오면 임시 FIFO(56)의 유휴 셀 정보를 판독만 하여 제거시킨다.
셀 역다중화부(59)는 셀 헤더 비교블럭(57) AC신호에 의해 ATM계층으로 전달해야 하는 셀은 AIB버스(제1도의 10)로 바이트, 셀 동기 타이밍 신호에 동기시켜 송출하고, OC신호에 의해서는 OAM셀을 계층관리 및 유지보수 처리부(5)로 보내어 셀 구분 및 혼화부(2)로부터의 셀 정보를 헤더의 내용에 따라 분리하여 처리할 수 있게 한다. 또한 제6도의 위에 자주 언급된 AIB버스(제1도의 10)의 구조를 나타낸 것인데 AIB버스는 기술중인 장치와 ATM처리장치 간에 ATM셀을 주고받는 통로로서 바이트 단위의 셀 정보를 송수신하는 양방향의 8개의 신호선과 바이트, 셀 동기 타이밍 신호의 통로 그리고 유효 ATM셀 정보의 유무를 알리는 DR, DI신호의 통로로 구성되며 버스 상의 모든 신호들은 바이트, 셀 동기 타이밍 신호에 동기되어야 한다. 관련된 타이밍은 제7도에 나타내었다. 바람직한 실시예에서 셀 속도 정합부(제1도의 2)는 Actel사의 2000게이트 급 FPGA인 ACT1020을 사용하여 로직 구성하였다.
계층관리 및 유지보스 처리부(4)는 CPU에서 VME버스(20)를 통하여 장치의 상태를 감시, 제어할 수 있는 제어 레지스터, 상태 레지스터와 CPU에서 내려보낸 유지보수 정보를 OAM셀화하여 상대측으로 보내기 위한 OAM정보를 송수신하는 FIFO형태의 버퍼를 가져야 하며 제8도와 같이 구성한다. 즉, VME버스 접속블럭(81)에서는 VME버스(20)를 통하여 받아들인 어드레스를 디코딩하여 계층관리를 위하여 CPU에서 액세스하는 제어 및 상태 레지스터와 OAM정보를 송수신하는 FIFO형태 버퍼를 선택하도록 하며 동시에 기타 VME버스에서 요구되는 DTACK신호 등을 생성시킨다. 제어 레지스터 블럭(2)에서는 레지스터의 내용에 따른 제어신호를 생성하여 각 구성부에 입력되도록 하며 상태 레지스터 블럭(83)은 상태 레지스터에 현재 상태를 나타내는 신호들을 각 구성부로부터 받아들여 CPU에서 상태 레지스터를 엑세스하는 즉시 장치의 현재상태를 알 수 있도록 한다. 제어 레지스터는 소프트웨어에 의한 마스터/슬레이브 클럭 모드 변환, OAM셀 송신명령, 루프백 시험요구, 내부 버퍼의 초기화, 서비스의 연결 및 단절, 재시동 등의 기능을 CPU의 명령에 의해 수행되게 하며 상태 레지스터는 송수신 버퍼의 상태, OAM셀 수신지시, 셀 동기 상태, 서비스의 연결/단절 상태 등을 CPU에서 알 수 있게 한다. 또한 유지보수를 위한 OAM셀의 처리를 위한 OAM FIFO(84,85)를 양방향으로 두었다.
여기서 송신 OAM FIFO의 쓰기는 CPU측에서, 읽기는 셀 속도 정합부(3)에서 수신 OAM FIFO의 쓰기는 셀 속도 정합부(3)에서, 읽기는 CPU측에서 하도록 하였다. 바람직한 실시예에서 계층관리 및 유지보수 처리부(4)는 양방향의 1K 바이트 FIFO와 TTL로직으로 구성하였다.
기타 회로부(제1도의 5)는 제9도와 같이 크게 타이밍 신호발생부(91), 재시동 신호 발생부(92)와 LED구동부(93)로 구성되며 타이밍 신호 발생부(91)는 장치에 설치된 하드웨어 점퍼 또는 소프트웨어에 의해 결정된 마스터, 슬레이브 클럭 모드에 따라 장치구성부에서 각각 필요로 하는 타이밍 신호들을 생성하며 재시동 신호 발생부(92)는 전원, 수동, 계층관리 및 유지보수 처리부(4)의 제어 레지스터 블럭(82)에서 출력되는 소프트웨어에 의한 장치 재시동을 위한 재시동 신호를 실제 생성하는 부분이며, LED구동부(93)는 장치내의 각종 신호들을 이용하여 장치 외부에서 장치의 상태를 LED를 통해 알 수 있게한다. 특히 타이밍 신호 발생부(91)는 마스터 클럭 모드에서 바이트 동기 타이밍을 받아 들여 이를 53번 카운트하여 셀 타이밍 신호를 생성시켜 셀 구분 및 혼화부에서 셀 동기 타이밍 신호로 출력하게 하며 슬레이브 클럭 모드에서는 출력시킨 셀 타이밍 신호는 무시되고 셀 구분 및 혼화부(2)로 부터의 헤더에러제어 처리를 통한 셀 구분에 의한 수신 셀 동기신호를 받아들여 각 구성부에서 필요한 타이밍 신호를 생성시킨다. 재시동 신호 발생부(92)는 전원, 수동, 소프트웨어에 의해 생성된 재시동 신호들을 결선 OR시켜 그 출력을 각 구성부의 재시동 신호로 사용하게 하였다. 바람직한 실시예에서 기타 회로부(5)는 TTL로직과 저항, 커패시터 회로로 이루어진다.
상기의 발명에 따르는 효과는 아래와 같다.
(1) B-ISDN구축의 기반이 되는 ATM프로토콜을 지원하는 물리매체 접속기능을 가져 ATM 및 상위 계층을 처리하는 장치와 더불어 다양한 형태의 ATM망을 구축하는데 사용될 수 있음.
(2) ATM셀의 처리가 주로 단순한 논리회로만을 통한 바이트 단위의 병렬처리로 이루어지므로 처리에 의한 지연을 최대한 감소시키는 구조임.
(3) 장치상의 클럭의 마스터, 슬레이브 모드 변환만을 통하여 B-TA, B-NT어느 구성요소에도 사용 가능한 구조이므로 복수의 동일한 장치만으로 ATM가입자망의 물리계층을 구성할 수 있으므로 향후 보다 경제적인 B-ISDM구축을 가능하게 함.
(4) VME버스 접속 기능을 갖는 계층관리 및 유지보수 처리부를 내장하여 CPU를 기존의 VME버스에 접속하는 것만으로 계층 관리 및 루프 백 시험을 포함한 유지보수 기능이 용이함.
Claims (7)
- 물리매체와 직접 접속되어 광신호 또는 전기적 신호를 주고 받고 바이트 단위의 신호로 변환시키는 전송매체 접속수단(1), 비트 및 바이트 동기를 신호에 부여하는 혼화, 혼화된 신호로부터 원래의 신호를 회복시키는 역혼화 처리 및 셀 헤더의 헤더에러제어 처리를 통하여 의미가 없는 바이트신호로부터 셀 동기를 추출하여 셀 단위의 정보처리가 가능하게하는 셀구분 및 혼화수단(2), 셀구분 및 혼화처리된 셀 정보에서 상위의 ATM계층으로 보내야 할 셀과 유지보수를 위한 셀, 실제 정보를 갖지 않은 유휴셀들을 구분하여, 상위의 ATM계층으로 보내야 할 셀들은 이를 위하여 따로이 규정한 AIB버스로, 상기 유지보수를 위한 셀은 유지보수처리부로 보내고 유휴셀은 버리며 상위 ATM계층에서 내려온 셀, 계층관리 및 유지보수 처리부에서 들어온 셀을 ATM계층셀, 상기 유지보수를 위한 셀의 우선순위에 따라 상기 셀 구분 및 혼화수단(2)으로 내려보내고 빈시간에는 유휴셀을 생성하여 상기 셀 구분 및 혼화수단(2)으로 내려보내는 셀 속도 정합수단(3), VME버스를 통하여 각 계층관리를 위한 CPU보드와 접속되어 물리매체 접속장치의 상태를 제어감시할 수 있게 하고 유지보수를 위한 셀을 CPU보드와 주고받아 상기 셀 속도 정합수단(3)에서 처리되게 하는 계층관리 및 유지보수 처리수단(4), 및 상기 각 수단에 필요한 타이밍 신호, 재시동신호를 공급하고 상태를 외부로 표시하기 위한 수단(5)을 구비하고 있는것을 특징으로 하는 물리매체 접속장치.
- 제1항에 있어서, 상기 전송매체 접속수단(1)은 초기상태에서는 동적으로 바이트 동기를 위한 동기패턴을 송출하여 전송매체에 접속된 양측의 바이트 동기를 맞춘이후 상기 셀구분 및 혼화수단(2)에서 내려오는 유휴셀의 송출을 허락하여 다시 양측의 셀 동기를 맞추도록하는 수단을 구비하고 있는 것을 특징으로 하는 물리매체 접속장치.
- 제2항에 있어서, 상기 전송매체접속수단(1)은 상기수단(5)으로부터의 마스터/슬레이브 클럭 모드 결정 입력에 따른 동작형태를 갖기 위한 수단을 구비하고 있는 것을 특징으로 하는 물리매체 접속장치.
- 제3항에 있어서, 상기 셀구분 및 혼화수단(2)은 수신된 셀을 헤더에러제어처리를 통하여 구분하고 혼화된 셀 페이로드를 역혼화하여 장치내에서의 셀처리를 가능하게하고 ATM계층에서 내려온 셀을 헤더에러제어필드로 대치시키고 혼화하여 전송상대측에서 셀구분 및 역혼화를 통한 셀 처리가 가능하게 하기 위한 수단을 구비하고 있는 것을 특징으로 하는 물리매체 접속장치.
- 제4항에 있어서, 상기 셀 속도 정합수단(3)은 셀속도 정합제어수단을 포함하여, ATM셀과 유지보수를 위한 셀, 유휴셀을 시스템 전체의 동기에 맞게 다중화, 역다중화하는 것을 특징으로 하는 물리매체 접속장치.
- 제5항에 있어서, 상기 계층관리 및 유지보수 처리수단(4)은 CPU에서 VME버스를 통하여 장치의 상태를 감시, 제어할 수 있는 제어레지스터 및 상태레지스터와 CPU에서 내려보낸 유지보수정보를 유지보수를 위한 셀로 만들어 상대측으로 보내기 위한 FIFO형태의 버퍼를 구비하고 있는 것을 특징으로 하는 물리매체 접속장치.
- 제6항에 있어서, 상기 수단(5)은 장치에 설치된 하드웨어점퍼 또는 소프트웨어에 의해 결정된 마스터/슬레이브 클럭 모드에 따라 장치 구성부에서 각각 필요로 하는 타이밍 신호들을 생성하기 위한 타이밍 신호발생수단, 재시동 신호를 생성하기 위한 재시동 신호 발생 수단, 및 LED구동수단을 구비하고 있는 것을 특징으로 하는 물리매체 접속장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026053A KR950001521B1 (ko) | 1991-12-30 | 1991-12-30 | Atm 프로토콜을 지원하는 물리매체 접속장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026053A KR950001521B1 (ko) | 1991-12-30 | 1991-12-30 | Atm 프로토콜을 지원하는 물리매체 접속장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015475A KR930015475A (ko) | 1993-07-24 |
KR950001521B1 true KR950001521B1 (ko) | 1995-02-25 |
Family
ID=19327468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910026053A KR950001521B1 (ko) | 1991-12-30 | 1991-12-30 | Atm 프로토콜을 지원하는 물리매체 접속장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950001521B1 (ko) |
-
1991
- 1991-12-30 KR KR1019910026053A patent/KR950001521B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930015475A (ko) | 1993-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4646287A (en) | Idle period signalling in a packet switching system | |
US5289579A (en) | Channel adapter for broadband communications at channel speeds | |
US4607364A (en) | Multimode data communication system | |
US6370138B1 (en) | ATM switch interface apparatus for frame relay network interworking | |
US6690670B1 (en) | System and method for transmission between ATM layer devices and PHY layer devices over a serial bus | |
KR950001521B1 (ko) | Atm 프로토콜을 지원하는 물리매체 접속장치 | |
US6990538B2 (en) | System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory | |
KR100402534B1 (ko) | 에이티엠 다중화 시스템에서 에이디에스엘 가입자 정합 장치 | |
KR100233241B1 (ko) | 비동기 전달 모드 교환기의 고속 디지털 가입자 회선 정합 장치 | |
KR0159364B1 (ko) | 통신처리시스템의 에이티엠 망 정합 장치 | |
KR20000046393A (ko) | 수요밀집형 광가입자 전송장치에서 공중전화망 정합 유니트의제어장치 | |
KR100353866B1 (ko) | 디지털가입자회선 가입자 다중화정합모듈의비동기전송모드 셀 다중화장치 | |
KR100233257B1 (ko) | 비동기 전달 모드 교환기에서의 비대칭 디지털 가입자 회선 처리 장치 | |
Papadopoulos et al. | A real-time test-bed for prototyping cell-based communication networks | |
KR100333713B1 (ko) | 비동기 전달 모드 스위치 정합 장치 | |
KR100194607B1 (ko) | Pstn 연동용 atm 스위치 정합장치 | |
KR100286749B1 (ko) | 비동기식 전달 모드 스위치 망 내 인터페이스 모듈의 셀전송 장치 | |
KR100256701B1 (ko) | 프레임 릴레이와 비동기 전달 모드간의 연동 장치 | |
KR940007916B1 (ko) | Isdn 일차군 속도 가입자 장치 | |
KR100261729B1 (ko) | 수요밀집형 광 가입자 전송장치를 구성하는 주제어장치에서의제어 메시지 처리방법 | |
JP2001308867A (ja) | 情報監視サービス提供方法 | |
KR20010087707A (ko) | 에이티엠 셀 다중화 및 역다중화 장치 | |
JP2001034575A (ja) | ビデオ/ネットワーク・インタフェース装置 | |
KR19990065448A (ko) | 비트 스트림 동기 회로를 구비한 비동기 전송 방식 시스템 | |
KR950022426A (ko) | 종합정보통신망 단말 사용자정보 정합장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040202 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |