KR950000856B1 - Tem시편의 제조방법 - Google Patents

Tem시편의 제조방법 Download PDF

Info

Publication number
KR950000856B1
KR950000856B1 KR1019870015501A KR870015501A KR950000856B1 KR 950000856 B1 KR950000856 B1 KR 950000856B1 KR 1019870015501 A KR1019870015501 A KR 1019870015501A KR 870015501 A KR870015501 A KR 870015501A KR 950000856 B1 KR950000856 B1 KR 950000856B1
Authority
KR
South Korea
Prior art keywords
specimen
tem
manufacturing
layer
sio
Prior art date
Application number
KR1019870015501A
Other languages
English (en)
Other versions
KR890011045A (ko
Inventor
윤기완
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019870015501A priority Critical patent/KR950000856B1/ko
Publication of KR890011045A publication Critical patent/KR890011045A/ko
Application granted granted Critical
Publication of KR950000856B1 publication Critical patent/KR950000856B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

TEM시편의 제조방법
제 1 도는 종래의 기술로 제조하는 공정도.
제 2 도는 본 발명에 의한 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : SiO2
3 : 박막
본 발명은 TEM(투과 전자 현미경)의 시편(Specimen)을 제조하는 새로운 방법에 관한 것이다.
TEM은 분해능이 높아서 광학현미경의 1000배의 능력이 있으며 미세 결정구조까지도 측정할 수 있으나, 전자선이 일단 시편을 투과하여야 되므로 통상의 반사형 광학현미경 보다 시료를 매우 얇게(Thin) 만들어야 하는 문제점이 있고, 전자선이 통과하지 않은 물체면을 보기 위해서는 복잡한 복재 조작법으로 시료를 만들어 간접적으로 표면구조를 관찰하였다.
특히 이러한 종래의 방법으로는 실질적으로 반도체 분야에서 사용되는 각종 금속막 및 금속산화막의 시편은 제조가 불가능하였다.
따라서, 새롭고 간편한 시편의 제작방법이 요구되어 왔다.
종래의 TEM시편의 제조방법은 제 1 도(a)에서와 같이, 측정하고자 하는 물질을 벌크형(Bulk type)으로 만들고 (b)와 같이 통상의 연마방법으로 두께를 얇게 한 후에 (c)와 같이 식각 공정에서 식각용액으로 중심부로 부터 식각하여 중심부에 홀이 생기도록 한 후 (d)와 같이 절단공정에서 뚫어진 부분의 가장자리를 잘라내어서 (E)와 같이 TEM시편으로 사용하여 왔으나, 이는 첫째로 조작이 복잡하며, 또한 연마등으로 인한 외력의 스트레스 작용으로 인하여 손상(Damage)내지는 외곡(Distortion) ; 그리고 내부의 디스로케이션(Dislocation)등의 결함이 일어나서 시편이 그 물질을 정확히 대표하지 못하는 경우가 많다.
특히, 반도체 공업에서 사용되는 스퍼터링, CVD법 등으로 만든 박막을 측정하기 위한 시편의 제작은 실질적으로 불가능하였다.
본 발명은 이러한 종래의 결점을 해결하기 위한 것으로, 측정코저 하는 물질, 즉 Al, Au, Ni 또는 이들의 합금으로 되는 TEM시편을 외적 스트레스를 가하지 않고 제조하는 제조방법을 제공하는데 그 목적이 있다.
이하에서 본 발명의 실시예를 제 2 도에 따라 상세히 설명하면 다음과 같다.
먼저 (a)(b)같이 물리적 강도가 유지될 수 있는 두께의 실리콘 기판(웨이퍼)(1)를 통상의 방법으로 만든 다음 (b)(c)같이 노내에서 실리콘기판(1)상에 SiO2층(2)를 10,000∼20,000Å정도로 성장시킨다.
그리고 (c)(d)같이 상기 SiO2층(2) 위에 측정하고자 하는 금속 또는 합금의 박막(3)을 스퍼터링 또는 증착방법에 의해 200∼1000Å정도로 형성시킨다.
이어서, (d)와 같이 HF용액으로 SiO2층(2)을 식각하여 박막(3)을 분리하고, (E)와 같이 떼어낸 박막(3) 시편의 필요한 크기로 절단하거나, 또는 측정할 부분을 에칭용액으로 식각하여 더욱더 얇은 시편을 만든다.
이상과 같이 본 발명은 방법으로 제조된 시편은 물리적 외적 스트레스를 가하지 않으므로 결함이 없고, 종래의 기술에 비해 공정이 단순하며 스트레스에 의한 시편의 변화를 방지할 수 있으므로 그간 불가능하였던 반도체 박막의 검사를 가능하게 하며, 그리고 아주 간편한 방법인 것이다.

Claims (2)

  1. 실리콘 기판위에 SiO2층을 형성하는 공정과, SiO2층 위에 금속박막을 형성하는 공정과, SiO2층을 식각하여 실리콘 기판과 금속박막을 분리하는 공정과, 금속박막을 TEM시편으로 사용하는 공정을 포함하는 TEM시편의 제조방법.
  2. 제 1 항에 있어서, 분리된 금속박막을 절단하거나, 또는 얇게 식각하여 TEM시편으로 사용하는 공정을 포함하는 TEM시편의 제조방법.
KR1019870015501A 1987-12-31 1987-12-31 Tem시편의 제조방법 KR950000856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870015501A KR950000856B1 (ko) 1987-12-31 1987-12-31 Tem시편의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015501A KR950000856B1 (ko) 1987-12-31 1987-12-31 Tem시편의 제조방법

Publications (2)

Publication Number Publication Date
KR890011045A KR890011045A (ko) 1989-08-12
KR950000856B1 true KR950000856B1 (ko) 1995-02-02

Family

ID=19267781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015501A KR950000856B1 (ko) 1987-12-31 1987-12-31 Tem시편의 제조방법

Country Status (1)

Country Link
KR (1) KR950000856B1 (ko)

Also Published As

Publication number Publication date
KR890011045A (ko) 1989-08-12

Similar Documents

Publication Publication Date Title
US5960255A (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
US6756584B2 (en) Probe tip and method of manufacturing probe tips by peel-off
EP3769161B1 (fr) Procede de fabrication de spiraux horlogers thermocompenses de raideur precise
US5856230A (en) Method for making field oxide of semiconductor device
EP0020455A1 (en) ARRANGEMENT WITH RADIATION WINDOW OR MASK.
FR2536210A1 (fr) Couches en silicium polycristallin pour dispositifs a semi-conducteurs et procede de formation d'un dispositif a semi-conducteurs
KR950000856B1 (ko) Tem시편의 제조방법
WO1993014377A1 (en) Method of manufacturing reference samples for calibrating amount of measured displacement and reference sample, and measuring instrument and calibration method
US4733290A (en) Semiconductor device and method of fabrication
CN1170175C (zh) 双绝缘埋层绝缘体上硅基二维光子晶体波导及制备方法
US4971851A (en) Silicon carbide film for X-ray masks and vacuum windows
JP3735614B2 (ja) 透過電子顕微鏡観測用下地試料、透過電子顕微鏡測定方法、および透過電子顕微鏡装置
EP0628809A1 (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
JPH07134216A (ja) テーパ導波路の作製方法
US5186789A (en) Method of making a cantilever stylus for use in an atomic force microscope
JPH05203444A (ja) 原子間力顕微鏡用カンチレバーの製造方法
EP1191331B1 (en) Method for manufacturing tips and probes for a STM or an AFM
EP1202047A1 (en) Method for manufacturing tips and probes for a STM or an AFM
Celler et al. Formation of monolithic masks for 0.25 μm x‐ray lithography
WO2024027920A1 (en) Method for producing a surface acoustic wave resonator
KR100213759B1 (ko) 반도체 센서용 마이크로 빔의 제조방법
JPH05226307A (ja) 半導体基板の製造方法
CN117276050A (zh) 一种减少位错密度的氮化镓衬底及其制造方法
JPS60143646A (ja) 半導体装置の製造方法
JPS643337B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 15

EXPY Expiration of term