KR940022193A - 화합물 반도체의 제조방법 - Google Patents

화합물 반도체의 제조방법 Download PDF

Info

Publication number
KR940022193A
KR940022193A KR1019930004820A KR930004820A KR940022193A KR 940022193 A KR940022193 A KR 940022193A KR 1019930004820 A KR1019930004820 A KR 1019930004820A KR 930004820 A KR930004820 A KR 930004820A KR 940022193 A KR940022193 A KR 940022193A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
etching
sulfur
etching solution
protective film
Prior art date
Application number
KR1019930004820A
Other languages
English (en)
Other versions
KR960008506B1 (en
Inventor
이원상
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR93004820A priority Critical patent/KR960008506B1/ko
Publication of KR940022193A publication Critical patent/KR940022193A/ko
Application granted granted Critical
Publication of KR960008506B1 publication Critical patent/KR960008506B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

본 발명은 화합물 반도체 제조방법에 관한 것으로 전기적 특성이 우수한 완벽한 화합물 반도체 표면을 얻기 위한 것이다.
종래에는 화합물 반도체를 화학 식각후 NH4OH 또는 HCl 등으로 식각 표면을 처리하였으나 공기중 또는 탈이온수중에 노출시 다시 지연산화막이 형성되어 전기적인 특성이 저하되었다.
본 발명은 산성 또는 알카리성 식각 용해에 (NH4)2Sx를 첨가하여 PH를 조절한 식각 용액으로 화합물 반도체를 식각하거나 식각 표면처리를 (NH4)2Sx로 처리하여 유황 부호막을 형성하고 열처리 또는 진공중 장시간 보관하여 유황 보호막을 해리시킴으로써 완벽한 화합물 반도체 표면을 얻는 것이다.

Description

화합물 반도체의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 유황 보호막 형성 구조도,
제4도는 본 발명에 따른 산화막 제거 공정도.

Claims (6)

  1. 산성 또는 알카리성 식각 용액에 (NH4)2Sx를 첨가하여 PH를 조절한 식각 용액으로 화합물 반도체를 식각함을 특징으로 하는 화합물 반도체 제조방법.
  2. 제1항에 있어서, 산성인 NH4OH : H2O2: H2O=10:0.5:400 식각 용액에 (NH4)2Sx를 9-11mol 첨가하여 식각함을 특징으로 하는 화합물 반도체 제조방법.
  3. 제1항에 있어서, 알카리성 H3PO4: H2O2: H2O=1 : 1 : 400 식각 용액에 (NH4)2Sx를 9-11mol 첨가하여 식각함을 특징으로 하는 화합물 반도체 제조방법.
  4. 화합물 반도체 제조방법에 있어서, 화학 식각 공정을 거친 식각표면을 (NH4)2Sx로 표면 처리하여 유황 보호막(4)을 형성하는 것을 특징으로 하는 화합물 반도체 제조방법.
  5. 제4항에 있어서, 유화 보호막(4)을 형성하고 열처리 또는 진공중에 장시간 보관하여 유황 보호막(4)을 해리시키는 공정을 더 포함함을 특징으로 하는 화합물 반도체 제조방법.
  6. 제5항에 있어서, 진공중 보관 조건은 10-5~10-7Torr에서 4~6시간 보관함을 특징으로 하는 화합물 반도체 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93004820A 1993-03-26 1993-03-26 Fabricating method of composite semiconductor KR960008506B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93004820A KR960008506B1 (en) 1993-03-26 1993-03-26 Fabricating method of composite semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93004820A KR960008506B1 (en) 1993-03-26 1993-03-26 Fabricating method of composite semiconductor

Publications (2)

Publication Number Publication Date
KR940022193A true KR940022193A (ko) 1994-10-20
KR960008506B1 KR960008506B1 (en) 1996-06-26

Family

ID=19352848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93004820A KR960008506B1 (en) 1993-03-26 1993-03-26 Fabricating method of composite semiconductor

Country Status (1)

Country Link
KR (1) KR960008506B1 (ko)

Also Published As

Publication number Publication date
KR960008506B1 (en) 1996-06-26

Similar Documents

Publication Publication Date Title
US5238529A (en) Anisotropic metal oxide etch
US5238530A (en) Anisotropic titanate etch
WO1998040909A3 (en) Method of forming etched structures comprising implantation steps
US20030089616A1 (en) Method for surface treatment of metal base
KR860001218A (ko) 고전압 캐패시터용 알루미늄 양극박막 및 그 에칭공정
US6103637A (en) Method for selective etching of antireflective coatings
KR960009043A (ko) 질화 규소의 에칭 방법
US3867218A (en) Method of etching a pattern in a silicon nitride layer
EP0595053A2 (en) Anisotropic liquid phase photochemical etch method
US5312516A (en) Anisotropic tantalum pentoxide etch
KR940022193A (ko) 화합물 반도체의 제조방법
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
EP0567063B1 (en) Anisotropic metal oxide etch
US6358430B1 (en) Technique for etching oxides and/or insulators
KR960031366A (ko) 펀칭성 향상 결정 이방성 전기강 제조에서의 산화 마그네슘 코팅 및 처리
KR940012493A (ko) 집적 회로 제조 방법
EP0597100A1 (en) Developing solution and developing method
US20080280153A1 (en) Method of Anodizing Aluminum Utilizing Stabilized Silicate Solutions
US7122422B2 (en) Methods of forming capacitors
KR960019551A (ko) 웨이퍼 세정방법
KR970003581A (ko) 반도체소자의 금속불순물 제거방법
KR970053070A (ko) 반도체 소자의 게이트 전극 형성방법
JPH08241832A (ja) アルミ電解コンデンサ用電極箔の製造方法
KR960035889A (ko) 모스 트랜지스터 금속 패턴 형성 방법
KR960015942A (ko) 다공질 실리콘을 이용한 mmic 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee