KR940017939A - 병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치 - Google Patents

병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치 Download PDF

Info

Publication number
KR940017939A
KR940017939A KR1019920026101A KR920026101A KR940017939A KR 940017939 A KR940017939 A KR 940017939A KR 1019920026101 A KR1019920026101 A KR 1019920026101A KR 920026101 A KR920026101 A KR 920026101A KR 940017939 A KR940017939 A KR 940017939A
Authority
KR
South Korea
Prior art keywords
processor
hdlc
peripheral circuit
general purpose
circuit means
Prior art date
Application number
KR1019920026101A
Other languages
English (en)
Other versions
KR950013173B1 (ko
Inventor
유득수
장길주
장문수
신동진
이충근
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019920026101A priority Critical patent/KR950013173B1/ko
Publication of KR940017939A publication Critical patent/KR940017939A/ko
Application granted granted Critical
Publication of KR950013173B1 publication Critical patent/KR950013173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 이 장치가 시간스위치(Time Switch)와 PCM(Pulse Code Modulation) 경로로써 연결되고, 상위 프로세서와는 상위 프로세서버스로써 정합되어 HDLC(High-lveel Data Link Control) 데이터를 상위 프로세서의 명령에 따라 가공하여 시간스위치와 미리 약속된 여러개의 TS(Time Slot)에 동시에 송수신하고, 마이크로프로세서들이 병행처리 구조로 구성되어 서로 통신은 하되 각각 독립적으로 기능을 수행하여, HDLC 데이터를 고속으로 처리하는 장치를 제공하는데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위해 상위 프로세서 정합부, 범용 프로세서 및 주변회로부 공통 기억장치, 단일칩 프로세서 및 주변회로부, HDLC 처리부 PCM 정합부 등으로 구성되어 있다.

Description

병행처리 구조를 이용한 PCM 경로의 다중채널 HDLC 데이터 고속처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명 회로의 개략 구성도, 제 2 도는 HDLC 처리부의 상세도, 제 3 도는 범용 프로세서 및 주변회로부의 상세도.

Claims (1)

  1. 구성된 마이크로 프로세서들이 병행처리 구조로 되어 있어 서로 통신은 하되 각각 독립적으로 기능을 수행하고, 본 장치는 시간스위치와 PCM 경로로서 연결되고, 상위 프로세서와는 상위 프로세서 버스로써 정합되어 HDLC 데이터를 상위 프로세서 명령에 따라 고속으로 가공하여 시간스위치와 미리 약속된 여러개의 TS에 동시에 송수신하기 위하여, 상위 프로세서정합수단(110)과 범용 프로세서 및 주변 회로수단(120)과 공통 기억수단(130)과 단일칩 프로세서 및 주변 회로수단(140)과 HDLC 처리수단(150)과 PCM 정합수단(160)과 클럭공급 및 리셋 회로수단(170)을 구비하고, 상위 프로세서 정합수단(110)은 범용 프로세서및 주변 회로수단(120)와 정합되어 범용 프로세서와 상위 프로세서간 제어신호를 송수신하여, 범용프로세서 및 주변 회로수단(120)은 상위 프로세서의 제어신호를 수신하여 공통기억수단(130)을 통하여 단일칩 프로세서및 주변회로수단(140)이 일정한 기능을 수행케 하고 본 장치의 전반적인 동작상태를 상위 프로세서에 송신하고, 공통기억수단(130)은 범용 및 단일칩 마이크로 프로세서간에 인터럽트 방식의 통신을 제공하며, 단일 칩 프로세서 및 주변 회로수단(140)은 범용 마이크로 프로세서에 의한 명령에 따라서 HDLC 처리수단(150)에서 들어온 HDLC 데이터를 고속으로 가공하여 다시 HDLC 처리수단(150)에 내보내고, HDLC처리수단(150)은 단일칩 프로세서 및 주변 회로수단(140)의 명령에 따라서정해진 TS에 HDLC 데이터를 송수신하며, PCM 정합수단(160)은 PCM 경로를 통하여 시간스위치와 HDLC 처리수단(150)을 연결시키고, 클럭공급 및 리셋회로수단(170)은 범용 및 단일칩 마이크로 프로세서에서 사용되는 여러가지 클럭들을 발생시켜 공급하고 전원을 처음 켤때 그 마이크로 프로세서들을 리셋시키도록 하여, 범용프로세서 및 주변회로수단(120)과 단일칩 프로세서 및 주변 회로수단(140)이 병행처리 구조로 구성되어 공통 기억수단(130)을 통하여 제어신호를 서로 통신하여 그 제어신호에 관계되는 기능도 하면서 서로 독립적인 기능을 수행하는 것을 특징으로 하는 병행처리 구조를 이용한 PCM경로의 다중채널 HDLC 데이터 고속처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026101A 1992-12-29 1992-12-29 병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치 KR950013173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026101A KR950013173B1 (ko) 1992-12-29 1992-12-29 병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026101A KR950013173B1 (ko) 1992-12-29 1992-12-29 병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치

Publications (2)

Publication Number Publication Date
KR940017939A true KR940017939A (ko) 1994-07-27
KR950013173B1 KR950013173B1 (ko) 1995-10-25

Family

ID=19347235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026101A KR950013173B1 (ko) 1992-12-29 1992-12-29 병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치

Country Status (1)

Country Link
KR (1) KR950013173B1 (ko)

Also Published As

Publication number Publication date
KR950013173B1 (ko) 1995-10-25

Similar Documents

Publication Publication Date Title
KR970049841A (ko) 멀티칩 ic 카드 및 이를 이용한 ic 카드 시스템
TW330262B (en) Method and apparatus for facilitating data I/O between a USB keyboard/pointing device and a non-USB recognition application
WO2001097576A3 (en) A system-on-a-chip
JPS56159725A (en) Module type data processor
KR850003008A (ko) 데이타처리 시스템 아키텍처
ATE175285T1 (de) Chipschnittstellenanordnung
SE9704627D0 (sv) I/O-Processor
KR910003898A (ko) 전원용 모놀리식집적회로
KR940017939A (ko) 병행처리 구조를 이용한 pcm 경로의 다중채널 hdlc 데이터 고속처리장치
KR910012974A (ko) 카드형 반도체 장치
NO880631L (no) Forutseende terminalteller.
JPS56110125A (en) Data processing device
KR910003475A (ko) 시퀀스 제어장치
KR870002522A (ko) 데이터 처리장치
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
NO922089L (no) Pc med vekslende systemstyrer
JPS6428735A (en) Interruption control system
KR910014785A (ko) 집적회로장치(integrated circuit device)
JPS54121630A (en) Inter-unit interface system
KR970049616A (ko) 병렬처리프로세서의 인터페이스장치
JPS5478639A (en) Input/output control unit
JPS6429951A (en) Storage system
KR890015530A (ko) 이중화 프로세서에 있어서 병렬 데이타 통신 제어회로
JPS5755431A (en) Automatic power supply application device for information processing system
JPS5461846A (en) Data input processing system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee