Claims (5)
전자교환기의 공통선 신호장치에 있어서, 신호단말로 부터 입력된 신호메시지를 해당 사용자부로 루팅하거나, 사용자로 부터 입력된 신호 메시지를 해당 신호단말로 루팅하는 메시지 처리 기능을 갖는 프로세서 처리장치로서 OS 및 응용 프로그램이 탑재되어 핵심 기능을 수행하는 주 프로세서, 제어망과의 메시지 송수신을 전담하는 제어망 정합 통신 프로세서, 신호단말망과의 메시지 송수신을 전담하는 신호단말망 정합 통신 프로세서, 이들 상호간의 통신을 위한 프로세서 시스템버스로 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.A common line signaling device of an electronic exchange, comprising: an OS and a processor processing device having a message processing function for routing a signal message input from a signal terminal to a corresponding user unit, or routing a signal message input from a user to a corresponding signal terminal; It is equipped with a main program that executes core functions with an application program, a control network matching communication processor dedicated to sending and receiving messages with a control network, a signal network matching communication processor dedicated to sending and receiving messages with a signal terminal network, and communication between them. Signal message processing processor device, characterized in that configured for the processor system bus.
제1항에 있어서, 상기 주 프로세서는 CPU, 롬, 램, 다기능, 디바이스 및 주변회로로 구성되어 전체적인 제어 기능을 하는 중앙처리부, 상기 중앙 처리부에 연결되어 4메가 바이트의 뱅크 4개로 16메가 바이트의 DRAM으로 구성하여 시스템에 필요한 충분한 메모리를 제공하는 시스템 메모리부, 상기 중앙처리부에 연결되어 통신 프로세서로 부터의 입력신호를 감시하고 기능 고장시 경보를 송출하는 고장 감시부로 궁성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.The CPU of claim 1, wherein the main processor includes a CPU, a ROM, a RAM, a multifunction device, a peripheral circuit, and a central processing unit for overall control. Signal message, characterized in that the system memory unit configured to provide a sufficient memory required for the system, connected to the central processing unit, the fault monitoring unit for monitoring the input signal from the communication processor and sending out an alarm in case of malfunction Processing processor unit.
제1항에 있어서, 상기 신호단말망 정합 통신 프로세서는 프로세서 시스템버스에 연결되어 DPRAM을 통하여 주 프로세서와 통신하며, 워드포트이면서 한 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 워드포트이면서 한 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 워드포트 FIFO를 두어 송수신 데이터의 오우버런을 방지하도록 하며 6가지의 차동신호를 이용하여 신호단말망과의 통신을 하도록 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.The signal terminal network matching communication processor is connected to a processor system bus and communicates with a main processor through a DPRAM, and is a word port. It compares the address of one byte to receive the data and puts the word port FIFO between the local memory and the input / output controller to prevent overrun of the transmitted / received data. A signal message processing processor device, characterized in that configured to communicate.
제1항에 있어서, 상기 제어망 정합 통신 프로세서는 프로세서 시스템버스에 연결되어 DPRAM을 통하여 주 프로세서와 통신하며, 바이트포트이면서 두 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 바이트포트 FIFO를 두어 송수신 데이터의 오우버런을 방지 하도록 하며 6가지의 차동신호를 이용하여 제어망과의 통신을 하도록 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.The network of claim 1, wherein the control network matching communication processor is connected to a processor system bus and communicates with a main processor through a DPRAM, and compares two byte addresses to receive data between a local memory and an input / output controller. And a byte port FIFO to prevent overrun of transmitted / received data and to communicate with a control network using six differential signals.
제1항에 있어서, 상기 프로세서 시스템버스는 주프로세서 및 각 통신 프로세서어 연결되어 이들 상호간의 데이터와 제어 신호의 통로로 사용되며 인터럽트 처리를 위한 우선 인터럽트 처리를 위한 우선 인터럽트 그룹신호, 데이터 전송을 위한 데이터 전송버스 그룹신호, 각 프로세서간의 데이터 전송버스 중재를 위한 데이터 전송버스 중재 그룹신호, 다양한 용도를 위한 유틸리티 그룹신호, 각 프로세세어서 독자적으로 필요한 사용자 입출력 그룹신호로 구성된 것을 특징으로하는 신호메시지 처리 프로세서장치.The processor system bus of claim 1, wherein the processor system bus is connected to a main processor and each communication processor and used as a path for data and control signals between the main processor and each communication processor, and the priority interrupt group signal for priority interrupt processing for interrupt processing and data transmission. Signal message processing comprising data transmission bus group signal, data transmission bus arbitration group signal for data transmission bus arbitration between each processor, utility group signal for various uses, and user input / output group signal required for each processor independently Processor unit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.