Claims (5)
관련 포트 회로에 의해 스위칭 시스템의 스위칭 회로망에 각각 접속되는 다수의 단말 장치로 사용하며, 여기서 상기 스위칭 회로망은 관련 포트 회로를 상호 접속시킴으로 단말 장치 사이에 회로망 접속이 되게하며, 스위칭 시스템의 작동을 제어하기 위한 시스템 프로세서(100)와, 시스템 프로세서(100)와 포트 회로(111,118)사이의 제어 신호를 교환시키기 위해 상기 회로에 접속되며 상호 접속시키는 제어 시그널링 회로(171)를 구비하는 스위칭 시스템의 시스템 프로세서 인터페이스 장치에 있어서, 시스템 프로세서 인터페이스 장치(DT18)는 한포트 회로 118)의 제어 시그널링 회로 (171)를 거쳐 직접 시그널링 어세스를 시스템 프로세서(100)에 제공하기 위해 포트 회로(118)중의 한 회로에 접속된 것을 특징으로 하는 시스템 프로세서 인터페이스 장치.It is used as a plurality of terminal devices, each connected to a switching network of a switching system by an associated port circuit, wherein the switching network interconnects the associated port circuits to be a network connection between the terminal devices and controls the operation of the switching system. A system processor of a switching system having a system processor (100) and a control signaling circuit (171) connected and interconnected to the circuit for exchanging control signals between the system processor (100) and the port circuits (111, 118). In the interface device, the system processor interface device DT18 is connected to one of the port circuits 118 to provide a direct signaling access to the system processor 100 via the control signaling circuit 171 of the one port circuit 118. System processor interface device, characterized in that connected.
관련 포트 회로에 의해 스위칭 시스템의 스위칭 회로망에 각각 접속되는 다수의 단말 장치를 사용하며, 여기서 상기 스위칭 회로망은 관련 포트 회로를 상호 접속시킴으로 단말 장치 사이에 회로망 접속이 되게 하는 스위칭 시스템의 시스템 프로세서 인터페이스 장치에 있어서, 스위칭 시스템의 작동을 제어하기 위한 시스템 프로세서(100)와, 시스템 프로세서(100)와 포트 회로(111,118사이의 제어 신호를 교환시키기 위해 상기 회로에 접속되는 상호 접속시키는 제어 시그널링 회로(171)와, 한 포트 회로(118)의 제어 시그널링 회로(171)를 거쳐 직접 시그널링 어세스를 시스템 프로세서(100)에 제공하기 위해 포트 회로(118)중의 한 회로에 접속된 시스템 프로세서 인터페이스 장치(DT 18)를 구비하는 것을 특징으로 하는 시스템 프로세서 인터페이스 장치.A plurality of terminal devices each connected to a switching network of a switching system by an associated port circuit, wherein the switching network is a system processor interface device of the switching system which interconnects the associated port circuits to provide a network connection between the terminal devices. A control signaling circuit (171) connected to a system processor (100) for controlling the operation of a switching system and to said circuit for exchanging control signals between the system processor (100) and port circuits (111, 118). And a system processor interface device (DT 18) connected to one of the port circuits 118 for providing direct signaling access to the system processor 100 via the control signaling circuit 171 of the one port circuit 118. System processor interface device comprising a.
제 1 항 또는 2항에 있어서, 시스템 프로세서 인터페이스 장치(DT 18)가 컴퓨터 장치에 접속되어 있으며, 신호를 포함하는 메시지를 발생시키기 위해 컴퓨터 장치에 의해 신호 출력에 응답하는 수단과, 제어 시그널링 수단 회로(171)를 통해 메시지를 시스템 프로세서(100)에 전송시키기 위해, 발생 수단 및제어 시그널링 회로(171)에 접속되어 있는 데이타 라인 인터페이스(203)를 구비하는 것을 특징으로 하는 시스템 프로세서 인터페이스 장치.3. The system of claim 1 or 2, wherein the system processor interface device DT 18 is connected to the computer device, and means for responding to signal output by the computer device to generate a message comprising a signal, and control signaling means circuitry. And a data line interface (203) connected to the generating means and the control signaling circuit (171) for sending a message to the system processor (100) via (171).
제 3 항에 있어서, 데이타 라인 인터페이스(203)는 메시지의 시그널링 프로토콜을 제어 시그널링 수단(171)에 의해 요구되는 프로토콜로 변환시키기 위한 스위치 프로토콜 변환 회로를 포함하는 것을 특징으로 하는 시스템 프로세서 인터페이스 장치.4. The system processor interface device of claim 3, wherein the data line interface (203) comprises switch protocol conversion circuitry for converting the signaling protocol of the message to the protocol required by the control signaling means (171).
제 3 항에 있어서, 시스템 프로세서(100)에 전송하기 위해 한 세트의 정해진 메시지를 기억하기 위한 메모리(206)와, 신호의 정보 내용을 나타내기 위해 예정된 메시지 중의 하나를 선택하기 위한 신호에 응답하는 프로세서(205)를 구비하는 것을 특징으로 하는 프로세서 인터페이스 장치.4. The system of claim 3, further comprising: a memory 206 for storing a set of predetermined messages for transmission to the system processor 100, and for responding to signals for selecting one of the messages intended for indicating information content of the signal. And a processor (205).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.