KR940017275A - 하이-덴시티-바이폴라 3(hdb3) 코드오류 발생기 - Google Patents

하이-덴시티-바이폴라 3(hdb3) 코드오류 발생기 Download PDF

Info

Publication number
KR940017275A
KR940017275A KR1019920025593A KR920025593A KR940017275A KR 940017275 A KR940017275 A KR 940017275A KR 1019920025593 A KR1019920025593 A KR 1019920025593A KR 920025593 A KR920025593 A KR 920025593A KR 940017275 A KR940017275 A KR 940017275A
Authority
KR
South Korea
Prior art keywords
error
signal
generator
clock
data
Prior art date
Application number
KR1019920025593A
Other languages
English (en)
Other versions
KR960000927B1 (ko
Inventor
최하림
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019920025593A priority Critical patent/KR960000927B1/ko
Publication of KR940017275A publication Critical patent/KR940017275A/ko
Application granted granted Critical
Publication of KR960000927B1 publication Critical patent/KR960000927B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 하이-덴시티-바이폴라 3(HIGH DENSITY BIPOLAR 3, 이하 HDB3라함) 코드를 이용하는 통신 송수신장치에 있어서, 입력신호 수신단에서 수신단의 수신성능을 측정하기 위하여 계측기를 사용하지 않고 HDB3 코드에 오류를 삽입할 수 있도록 한 HDB3 코드오류 발생기에 관한 것이다.
HDB3 코드란, 'HIGH DENSITY BIPOLAR 3'의 약어로서 어떤 데이타에서 '0'이 4개이상 연속적으로 나오면 일정한 규칙에 의하여 '1'을 삽입하여서 발생된 코드로써 주로 유럽방식의 통신장치 즉, 단국장치, 중계장치, 다중화 장치등에서 사용된다.

Description

하이-덴시티-바이폴라 3(HDB3) 코드오류 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전체적인 블럭도 이다. 제2도의 (가)는 제1도의 클럭발생부(10)의 상세회로도 이다. (나)는 제1도의 의사신호발생부(20)의 상세회로도이다. (다)는 제1도의 오류신호발생부(30)의 상세회로도이다. (라)는 제1도의 오류율선택 및 표시부(40)의 상세한 회로도이다. (마)는 제1도의 오류신호 삽입여부 선택부(50)의 상세한 회로도이다. (바)는 제1도의 코드변환부(60)의 상세한 회로도 이다. (사)는 제1도의 출력부(70)의 상세한 회로도이다.

Claims (8)

  1. 표준클럭(2048kbps+50ppm)을 발생하는 클럭발생부(10)와, 상기 클럭발생부(10)로부터의 클럭신호를 입력으로 하여 오류를발생하는데 필요한 기준 데이타로 사용될 임의 신호를 발생하는 의사(PSEUDO)신호발생부(20)와, 상기 클럭발생부(10)로부터의 클럭신호를 분주하여 소정의 오류율로 오류신호를 발생하는 오류신호발생부(30)와, 상기 오류신호발생부(30)에서 발생된 임의 율의 오류신호 중에서 특정의 오류율을 선택하고 상기 선택된 오류율을 발광다이오드를 이용하여 외부에 알리는 오류율선택 및 표시부(40)와, 상기 오류율선택 및 표시부(40)에서 선택된 오류율의 오류신호를 삽입할 것인가를 결정하게 되는 오류신호 삽입여부 선택부(50)와, 상기 의사신호발생부(20)로부터 출력되는 임의 신호를 HDB3코드로 변환하는코드변화부(60)와, 상기 코드화된 임의 데이타에 오류신호를 실어 단극성의 HDB3코드를 양극성 데이타로 변환함과 동시에전송선로와의 매칭이 이루어질 수 있도록 한 출력부(70)로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  2. 제1항에 있어서, 상기 클럭발생부(10)는 8.192MHz의 크리스탈(X1)에 의해 안정된 발진신호를 출력하는 전압제어 멀티바이브레이터(11)와, 상기 멀티바이브레이터(11)에서 발진된 신호를 본 발명의 각부에 필요한 2.048Mbps의 디지탈 클럭으로분주하는 D플립플롭(12, 13)으로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  3. 제1항에 있어서, 의사신호발생부(20)는 임의 데이타 발생의 시작신호를 형성하는 게이트(21, 22, 23) 저항(R2) 및 콘덴서(C4)와, 상기 발생된 신호를 디지탈 클럭에 동기하여 쉬프트하고 피드백하여 임의 데이타를 출력하는 두개의 쉬프트 레지스터(24, 25)로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  4. 제1항에 있어서, 상기 오류비트발생부(30)는 상기 클럭발생부(10)로부터 출력된 2.048Mbps의 디지탈 클럭을 카운트하는카운터(31-36)와, 상기 각 카운터(31-36)로부터의 출력은 일단 래치한 후 출력하는 D플립플롭(37-42) 및 앤드게이트(50-55)와 낸드게이트(43-49)로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  5. 제1항에 있어서, 오류율선택 및 LED표시부(40)는 오류율을 선택하기 위하여 세트되어지는 스위치(SW2)와, 상기 오류비트발생부(30)으로부터 출력된 오류중에서 상기 스위칭에 의해 선택된 오류율의 데이타를 출력하는 데이타 셀렉터(401)와 선택된 오류율을 표시하기 위한 발광다이오드(LED1-LED2)로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  6. 제1항에 있어서, 오류신호 삽입여부 선택부(50)는 상기 오류율선택 및 표시부(40)로부터 출력된 임의률로 분주되어 출력된 클럭신호를 일정시간 지연시켜 출력하는 멀티바이브레이터(501)와, 상기 클럭발생부(10)로부터의 2M의 디지탈 클럭을1/2 분주하는 카운터(502)와, 오류삽입여부를 결정하는 스위치(SW1) 및 낸드게이트(505, 506)와, 상기 스위치(SW1)에 의해 오류삽입여부가 결정되었을때 상기 1/2 분주된 신호에의해 지연된 데이타가 출력될 수 있는 논리를 형성하는 앤드게이트(503), 반전게이트(504, 508), 오아게이트(507)로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  7. 제1항에 있어서, 상기의 출력부(70)는 오류신호 삽입여부 선택부(50)로부터 오류비트 삽입 스위칭시 코드변환된 임의 데이타에 오류신호를 삽입하는 익스클루시브 오아(XOR)게이트(71, 72)와 상기 XOR게이트(71, 72)로부터 출력된 오류 데이타를 일단 래치한 후 출력하는 D플립플롭(73, 74)와, 상기 출력된 유니폴라 데이타를 바이폴라 데이타로 변환하여 출력하는 트랜스미터(75)로 구성된 것을 특징으로 하는 HDB3코드 오류발생기.
  8. 제1항 또는 제5항에 있어서, 상기 오류율은 10e-1에서부터 10e-6까지 선택가능한 것을 특징으로 하는 HDB3코드 오류발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920025593A 1992-12-26 1992-12-26 하이-덴시티-바이폴라 3(hdb3)코드 오류발생기 KR960000927B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920025593A KR960000927B1 (ko) 1992-12-26 1992-12-26 하이-덴시티-바이폴라 3(hdb3)코드 오류발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920025593A KR960000927B1 (ko) 1992-12-26 1992-12-26 하이-덴시티-바이폴라 3(hdb3)코드 오류발생기

Publications (2)

Publication Number Publication Date
KR940017275A true KR940017275A (ko) 1994-07-26
KR960000927B1 KR960000927B1 (ko) 1996-01-15

Family

ID=19346744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025593A KR960000927B1 (ko) 1992-12-26 1992-12-26 하이-덴시티-바이폴라 3(hdb3)코드 오류발생기

Country Status (1)

Country Link
KR (1) KR960000927B1 (ko)

Also Published As

Publication number Publication date
KR960000927B1 (ko) 1996-01-15

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
EP1537474A2 (en) Feedback random number generation method and system
JPH0640637B2 (ja) 多重化システム
US4899339A (en) Digital multiplexer
KR960036749A (ko) 가변길이 복호화 장치
KR940017275A (ko) 하이-덴시티-바이폴라 3(hdb3) 코드오류 발생기
JP2014102833A (ja) 乱数生成モードを備える記憶回路
KR960036748A (ko) 가변길이 복호화 장치
KR950008215B1 (ko) 데이타 전송율 어댑팅 회로
KR960020590A (ko) 전전자 교환기의 공간 분할 스위치 시험 장치
SU1012253A1 (ru) Генератор псевдослучайных последовательностей
KR950005140B1 (ko) 디지탈 데이터 중계장치의 노데이터 검출회로
KR950002277A (ko) 오비육비 블록코드를 이용한 코딩/디코딩 장치
KR0174158B1 (ko) 갭-드클락 발생기
KR0145620B1 (ko) 가변 분주 회로
SU1010717A1 (ru) Генератор псевдослучайных последовательностей
KR100248722B1 (ko) 이종송수신클록의 피씨엠데이터처리장치
EP0486851A2 (en) Direct digital synthesizer with feedback shift register
KR960011133B1 (ko) 디지탈 선로용 의사랜덤 에러 발생장치
KR950002303B1 (ko) 듀얼코딩 모드를 갖는 부호기
SU1023314A1 (ru) Устройство дл формировани кодовых последовательностей
KR930010468B1 (ko) 펄스메타의 신호 다중화기 회로
KR960019997A (ko) 임의 분주클럭 발생회로
KR830002713B1 (ko) 코드화 진폭 변조 송신기
KR0170746B1 (ko) 별도의 동기신호가 없는 직렬 데이터의 전송 클럭 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee