KR940017189A - 피포(fifo) 기능을 수행하는 레지스터 회로 - Google Patents

피포(fifo) 기능을 수행하는 레지스터 회로 Download PDF

Info

Publication number
KR940017189A
KR940017189A KR1019920026163A KR920026163A KR940017189A KR 940017189 A KR940017189 A KR 940017189A KR 1019920026163 A KR1019920026163 A KR 1019920026163A KR 920026163 A KR920026163 A KR 920026163A KR 940017189 A KR940017189 A KR 940017189A
Authority
KR
South Korea
Prior art keywords
signal
register
output
data terminal
shift
Prior art date
Application number
KR1019920026163A
Other languages
English (en)
Other versions
KR950002087B1 (ko
Inventor
장철호
김대현
홍종혁
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920026163A priority Critical patent/KR950002087B1/ko
Publication of KR940017189A publication Critical patent/KR940017189A/ko
Application granted granted Critical
Publication of KR950002087B1 publication Critical patent/KR950002087B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 피포 기능을 수행하는 레지스터 장치에 관한 것으로, 외부로 부터 로드신호와 피포어드레스 신호를 인가받아 상호 신호를 조합하기 위한 조합회로수단(6), 상기 조합회로수단(6)으로 부터의 출력신호를 로드 신호 입력단으로 인가받고, 홀드/시프트 토글 신호를 입력받으며, 클럭신호에 의해 동기되고, 데이타 단자에는 데이타 버스가 연결되어 있고, 시프트 데이타 단자는 어스되어 있는 제1피포 레지스터수단(5)과, 상기 피포 레지스터수단(5)과 동일한 구조로 동일한 신호를 받도록 구성되되, 시프트 데이타 단자로 바로전의 피포 레지스터의 출력을 인가받도록 구성되어 있으며 최종 피포 레지스터는 읽기 데이타를 출력하도록 구성된 제2,3,4 피포 레지스터 수단(4,3,2)을 구비하는 것을 특징으로 한다.

Description

피포(FIFO)기능을 수행하는 레지스터 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 설명하기 위한 개략적인 구조도, 제2도는 본 발명에 따른 피포 기능을 수행하는 레지스터 회로도.

Claims (1)

  1. 외부로 부터 로드신호와 피포어드레스 신호를 인가받아 상호 신호를 조합하기 위한 조합회로수단(6), 상기 조합회로수단(6)으로 부터의 출력신호를 로드신호 입력단으로 인가받고, 홀드/시프트 토글 신호를 입력받으며, 클럭신호에 의해 동기되고, 데이타 단자에는 데이타 버스가 연결되어 있고, 시프트 데이타 단자는 어스되어 있는 제1피포 레지스터수단(5)과, 상기 피포 레지스터수단(5)과 동일한 구조로 동일한 신호를 받도록 구성되되, 시프트 데이타 단자로 바로전의 피포 레지스터의 출력을 인가받도록 구성되어 있으며 최종 피포 레지스터는 읽기 데이타를 출력하도록 구성된 제2,3,4 피포 레지스터 수단(4,3,2)을 구비하는 것을 특징으로 하는 피포(FIFO)기능을 수행하는 레지스터 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026163A 1992-12-29 1992-12-29 피포(fifo)기능을 수행하는 레지스터 회로 KR950002087B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026163A KR950002087B1 (ko) 1992-12-29 1992-12-29 피포(fifo)기능을 수행하는 레지스터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026163A KR950002087B1 (ko) 1992-12-29 1992-12-29 피포(fifo)기능을 수행하는 레지스터 회로

Publications (2)

Publication Number Publication Date
KR940017189A true KR940017189A (ko) 1994-07-26
KR950002087B1 KR950002087B1 (ko) 1995-03-10

Family

ID=19347307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026163A KR950002087B1 (ko) 1992-12-29 1992-12-29 피포(fifo)기능을 수행하는 레지스터 회로

Country Status (1)

Country Link
KR (1) KR950002087B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027465B2 (ja) 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
US7205988B2 (en) 2002-07-12 2007-04-17 Toshiba Matsushita Display Technology Co., Ltd. Display device

Also Published As

Publication number Publication date
KR950002087B1 (ko) 1995-03-10

Similar Documents

Publication Publication Date Title
KR910017809A (ko) 디지탈 신호 프로세서
KR880004704A (ko) 텔레비젼 화상의 움직임 검출 회로
KR900003862A (ko) 비선형 증폭회로 및 그 비선형 증폭회로를 이용한 비선형 엠파시스·디엠파시스회로
KR890007568A (ko) 고체 촬상장치의 신호 처리장치
KR920009186A (ko) Ccd영상센서 신호용 샘플홀드회로
KR960042413A (ko) 데이터 처리 시스템
KR890015516A (ko) 아날로그/디지탈 변환기
KR850008567A (ko) 반도체 집적회로
KR940017189A (ko) 피포(fifo) 기능을 수행하는 레지스터 회로
KR890001379A (ko) 비디오 신호 처리 방법 및 이를 위한 변환기
KR920015788A (ko) 신호처리 집적회로장치
KR900004179A (ko) 잡음저감회로
KR880002169A (ko) 영상신호의 기록재생장치
KR940027383A (ko) 버스 다중화 회로
KR920017246A (ko) 반도체 집적 회로 장치
KR900003725A (ko) 테스트 모우드 기능 수행 입력 회로
SU1603367A1 (ru) Элемент сортировочной сети
KR920010939A (ko) 전하전송장치의 구동회로
KR910008709A (ko) 영상잡음저감회로
KR970053831A (ko) 다수의 출력신호용 출력포트
KR890003211A (ko) 전자식 스틸카메라장치
KR970019562A (ko) 디지탈 복합 영상 기기의 입출력 클럭 주파수 제어회로
KR950022785A (ko) 영상신호 변환장치
KR930020843A (ko) 클럭신호 선택회로
JPS57114872A (en) Detecting and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030218

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee