KR940016601A - 반도체장치의 제조방법 및 박막형성장치 - Google Patents

반도체장치의 제조방법 및 박막형성장치 Download PDF

Info

Publication number
KR940016601A
KR940016601A KR1019930030367A KR930030367A KR940016601A KR 940016601 A KR940016601 A KR 940016601A KR 1019930030367 A KR1019930030367 A KR 1019930030367A KR 930030367 A KR930030367 A KR 930030367A KR 940016601 A KR940016601 A KR 940016601A
Authority
KR
South Korea
Prior art keywords
metal
inert gas
fine particles
forming
semiconductor substrate
Prior art date
Application number
KR1019930030367A
Other languages
English (en)
Other versions
KR970006932B1 (ko
Inventor
마사히로 미야타
히데미츠 에가와
조타 후쿠하라
신지 다케다
히로카즈 에자와
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940016601A publication Critical patent/KR940016601A/ko
Application granted granted Critical
Publication of KR970006932B1 publication Critical patent/KR970006932B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 제조가 용이하고, 게다가 적은 공정수로 배선 또는 배선과 다른 도전층을 접속하는 접속전극등을 가스디포지션(gas deposition)법에 의해 형성하는 반도체장치의 제조방법을 제공하고자 함에 그 목적이 있다.
이를 위해 본 발명은, 금속소오스를 가열하여 증발시키는 공정과, 상기 증발된 금속소오스를 불활성가스에 접촉시켜 금속미립자화하는 공정 및, 상기 금속미립자를 상기 불활성가스에 의해 기판상으로 반송하여 상기 금속미립자를 내뿜어 금속막을 이 기판상에 선택적으로 형성하는 공정을 구비하고 있다.

Description

반도체장치의 제조방법 및 박막형성장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제 1 실시예에 따른 반도체장치에 이용되는 회로기판의 단면도, 제 2 도는 본 발명의 제 1 실시예에 따른 반도체장치의 제조공정의 단면도, 제 3 도는 본 발명의 제 2 실시예에 따른 반도체장치의 제조공정의 단면도, 제 4 도는 본 발명의 제 2 실시예에 따른 반도체장치의 다른 제조공정의 단면도, 제 5 도는 본 발명의 제 2 실시예에 따른 반도체장치의 또 다른 제조공정의 단면도.

Claims (12)

  1. 금속소오스를 가열하여 증발시키는 공정과, 상기 증발된 금속소오스를 불활성가스에 접촉시켜 금속미립자화하는 공정 및, 상기 금속미립자를 상기 불활성가스에 의해 기판상으로 반송하여 상기 금속미립자를 내뿜어 금속막을 이 기판상에 선택적으로 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 반도체기판 또는 회로기판인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 반도체기판 또는 회로기판상에 제 1 배선을 형성하는 공정과, 금속소오스를 가열하여 증발시키는 공정, 상기 증발한 금속소오스를 불활성가스에 접촉시켜 금속미립자화하는 공정, 상기 금속미립자를 상기 불활성가스에 의해 상기 반도체기판 또는 회로기판상으로 반송하고, 상기 제 1 배선상으로 상기 금속미립자를 내뿜어 금속주를 선택적으로 형성하는 공정, 상기 반도체기판 또는 회로기판상에 층간절연막을 상기 금속주가 매립되도록 형성하는 공정, 상기 층간절연막을 에칭하여 상기 금속주의 선단부분을 노출시키는 공정 및, 상기 층간절연막상에 제 2 배선을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 금속소오스를 가열하여 증발시키는 공정과, 상기 증발된 금속소오스를 불활성가스에 접촉시켜 금속미립자화하는 공정, 상기 금속미립자를 상기 불활성가스에 의해 상기 반도체기판상으로 반송하고, 반도체기판상에 그 내부회로와 전기적으로 접속되어 있는 전극패드상에 이 금속미립자를 내뿜어 범프전극을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 4 항에 있어서, 상기 반도체상으로 상기 금속미립자를 내뿜을 때에 이 반도체기판상의 상기 전극패드상에 개구부가 형성되어 있는 차폐판을 개재시키는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 반도체기판 또는 회로기판상에 절연막을 형성하는 공정과, 상기 절연막에 소정의 형성의부를 형성하는 공정, 금속소오스를 가열하여 증발시키는 공정, 상기 증발된 금속소오스를 불활성가스에 접촉시켜 금속미립자화하는 공정, 상기 금속미립자를 상기 불활성가스에 의해 반도체기판 또는 회로기판상으로 반송하고, 이 반도체기판 또는 회로기판상응로 상기 금속미립자를 노즐을 매개로 내뿜어 금속막을 상기부내에 선택적으로 형성한 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6 항에 있어서, 상기 노즐은 이것과 대향되어 있는 상기 반도체기판 또는 회로기판의 수직방향에 대하여 소정의 각도만큼 경사지게 하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 반도체기판 또는 회로기판상에 절연막을 형성하는 공정과, 상기 절연막에 소정의 형상의부를 형성하는 공정, 금속소오스를 가열하여 증발시키는 공정, 상기 증발된 금속소오스를 불활성가스에 접촉시켜 금속미립자화하는 공정, 상기 금속미립자를 상기 불활성가스에 의해 반도체기판 또는 회로기판상응로 반송하고, 이 금속미립자를 노즐을 매개로 상기부내를 포함하는 상기 반도체기판 또는 회로기판 전면에 내뿜는 공정 및, 상기 전면에 퇴적된 상기 금속미립자를 폴리싱하여 상기부 이외의 금속미립자를 제거하고, 이부내에만 금속막을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 8 항에 있어서, 상기 노즐은 이것과 대향되어 있는 상기 반도체기판 또는 회로기판의 수직방향에 대하여 소정의 각도만큼 경사지게 하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 1 진공실(A)과, 이 제 1 진공(A)내에 배치된 금속소오스를 가열증발시키는 도가니(23), 상기 제 제 1 진공실(A)로 불활성가스를 도입하는 수단(26), 제 2 진공실(B), 상기 제 2 진공실(B)에 배치되고, 그 위에 상기 증발된 금속소오스를 퇴적시키는 기판(1), 상기 제 1 진공실(A)로부터 제 2 진공실(B)내로 불활성가스를 반송하는 반송수단(27), 상기 제 1 진공실(A)내에 배치되어 상기 제 1 진공실(A)내로 불활성가스를 도입하는 수단(26)에 접속된 불활성가스를 정류하는 수단(39)을 갖추고, 상기 불활성가스를 정류하는 수단(39)은 상기 도가니(23)의 바로 밑에 배치되고, 상기 불활성가스를 도입하는 수단(26)으로부터 도출된 불활성가스의 흐름방향을 상기 금속소오스가 가열용융되고 있는 도가니(23)의 용탕면의 중심점의 법선방향에 일치시키며, 또 이 중심점의 범선을 상기 불활성 가스의 흐름의 대칭축으로 되도록 정류하는 것을 특징으로 하는 박막형성장치.
  11. 제 10 항에 있어서, 상기 정류된 불활성가스의 유속은 상기 용탕면으로부터 발생하는 상기 금속소오스의 증기가 상기 불활성가스에 의해 냉각되어 생성된 미립자의 흐름속도보다 느린 것을 특징으로 하는 박막형성장치.
  12. 제 10 또는 제11항에 있어서, 상기 불활성가스를 정류하는 수단은 상기 불활성가스를 도입하는 수단으로서 이용되는 불활성가스 도입관의 출구에 부착되고, 주면이 섬유모양의 물질로 이루어진 필터(39)인 것을 특징으로 하는 박막형성장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930030367A 1992-12-28 1993-12-28 반도체장치의 제조방법 및 박막형성장치 KR970006932B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-359942 1992-12-28
JP35994292 1992-12-28
JP93-341900 1993-12-13
JP34190093A JP3249276B2 (ja) 1992-12-28 1993-12-13 半導体装置の製造方法及び薄膜形成装置

Publications (2)

Publication Number Publication Date
KR940016601A true KR940016601A (ko) 1994-07-23
KR970006932B1 KR970006932B1 (ko) 1997-04-30

Family

ID=26577088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030367A KR970006932B1 (ko) 1992-12-28 1993-12-28 반도체장치의 제조방법 및 박막형성장치

Country Status (2)

Country Link
JP (1) JP3249276B2 (ko)
KR (1) KR970006932B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4320492B2 (ja) * 1999-12-08 2009-08-26 株式会社デンソー 半導体素子の実装構造および半導体素子の実装構造の製造方法
JP2003065841A (ja) * 2001-08-29 2003-03-05 Ihi Aerospace Co Ltd 赤外線吸収層の形成方法
JP3947144B2 (ja) * 2003-09-11 2007-07-18 田中貴金属工業株式会社 半導体素子又は配線基板へのバンプ形成方法
JP4760168B2 (ja) * 2005-07-05 2011-08-31 カシオ計算機株式会社 ディスプレイパネル及びその製造方法
JP4792413B2 (ja) * 2007-02-28 2011-10-12 株式会社日立ハイテクノロジーズ 試料の電気測定方法、及びプローバ装置
KR100834515B1 (ko) * 2007-03-07 2008-06-02 삼성전기주식회사 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
JP4829340B2 (ja) * 2009-12-25 2011-12-07 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR970006932B1 (ko) 1997-04-30
JPH06252289A (ja) 1994-09-09
JP3249276B2 (ja) 2002-01-21

Similar Documents

Publication Publication Date Title
US5837316A (en) Ultra fine particle gas deposition apparatus
US6280585B1 (en) Sputtering apparatus for filling pores of a circular substrate
US3560258A (en) Pattern deposit by laser
US6300245B1 (en) Inductively coupled plasma powder vaporization for fabricating integrated circuits
US5529634A (en) Apparatus and method of manufacturing semiconductor device
EP0106623A2 (en) Sputtering apparatus
US3625837A (en) Electroplating solder-bump connectors on microcircuits
KR940016601A (ko) 반도체장치의 제조방법 및 박막형성장치
KR101370326B1 (ko) 증발 증착 장치
US3437888A (en) Method of providing electrical contacts by sputtering a film of gold on a layer of sputtered molybdenum
US3373050A (en) Deflecting particles in vacuum coating process
TWI386499B (zh) 蒸鍍裝置
JP3131855B2 (ja) 成膜処理方法及びその装置
EP0999899B1 (en) Ultrasonic atomizing device with liquid circulating line
SE9600180L (sv) Halvledaranordning med en kompositbula för kontaktering och ett förfarande för tillverkning därav
JPH0841626A (ja) 金属部分膜の形成装置およびその形成方法
JP2000256829A (ja) ガスデポジション装置および方法
US5891312A (en) Enhanced vacuum arc vapor deposition electrode
JP6715064B2 (ja) 金属ナノ粒子生成装置、及び金属ナノ粒子ガスデポジション装置
JPS61163267A (ja) 真空蒸着装置
JPH05343595A (ja) マルチチップパッケージ用リードフレームの製造方法
JPH09115958A (ja) Icチップ及びicチップの周辺配線法
KR100364417B1 (ko) 반도체소자의배선형성방법
JPH07245308A (ja) バンプ形成方法
JP3947144B2 (ja) 半導体素子又は配線基板へのバンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee