KR940016459A - 텅스텐 실리사이드층의 반사방지층 제조방법 - Google Patents
텅스텐 실리사이드층의 반사방지층 제조방법 Download PDFInfo
- Publication number
- KR940016459A KR940016459A KR1019920026707A KR920026707A KR940016459A KR 940016459 A KR940016459 A KR 940016459A KR 1019920026707 A KR1019920026707 A KR 1019920026707A KR 920026707 A KR920026707 A KR 920026707A KR 940016459 A KR940016459 A KR 940016459A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- tungsten
- tungsten silicide
- sih
- predetermined thickness
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본발명은 반도체 소자의 텅스텐 실리사이드층이 반사방지층 제조방법에 있어서, 텅스텐 실리사이드의 높은 반사율(reflectivity)를 낮추고 텅스텐 실리사이드와의 접합력이 좋으며 후속공정에서 반사방지층을 벗겨내는 공정을 생략하기 위하여 다결정 실리콘층 상부에 반응물로 텅스텐 헥사 플루오라이드(WF6)와 사일렌(SiH4)을 도입할 수 있는 화학적 기상증착 반응기에서 두 반응물과 도입유량비(SiH4/WF6)를 100이상인 상태에서 예정된 두께의 텅스텐 실리사이드층을 형성한 다음 인-시투 공정으로 두 반응물의 도입유량비(SiH4/WF6)를 1이하로 조절하여 텅스텐 실리사이드 표면에 전면성 텅스텐을 예정된 두께만큼 증착하여 텅스텐 실리사이드의 반사방지층으로 이용하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 3 도는 본 발명에 의해 인-시트 공정으로 텅스텐 실리사이드 반사방지층 제조단계를 도시한 단면도, 제 1 도는 절연막 상부에 다결정 실리콘층을 형성시킨 상태의 단면도, 제 2 도는 텅스텐 실리사이드층을 형성시킨 상태의 단면도, 제 3 도는 텅스텐 실리사이드층 상부에 전면성 텅스텐층을 예정된 두께로 형성시킨 상태의 단면도.
Claims (1)
- 텅스텐 실리사이드층의 반사방지층을 형성하는 방법에 있어서, 절연층 상부에 다결정 실리콘층을 형성하는 단계와, 반응물로 텅스텐 헥사 플루오라이드(WF6)와 사일렌(SiH4)을 도입할 수 있는 화학적 기상증착 반응기에서 두 반응물의 도입유량비(SiH4/WF6)를 100이상인 상태에서 예정된 두께만큼 텅스텐 실리사이드층을 형성하는 단계와, 인-시투 공정으로 반응물의 도입유량비(SiH4/WF6)를 1이하로 조절하여 텅스텐 실리사이드층 표면에 반사방지층으로 전면성 텅스텐층을 예정된 두께로 증착하는 단계로 이루어지는 것을 특징으로 하는 텅스텐 실리사이드등의 반사방지층 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026707A KR960003761B1 (ko) | 1992-12-30 | 1992-12-30 | 텅스텐 실리사이드층의 반사방지층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026707A KR960003761B1 (ko) | 1992-12-30 | 1992-12-30 | 텅스텐 실리사이드층의 반사방지층 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016459A true KR940016459A (ko) | 1994-07-23 |
| KR960003761B1 KR960003761B1 (ko) | 1996-03-22 |
Family
ID=19347845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026707A KR960003761B1 (ko) | 1992-12-30 | 1992-12-30 | 텅스텐 실리사이드층의 반사방지층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960003761B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255518B1 (ko) * | 1996-12-30 | 2000-05-01 | 김영환 | 반도체 소자의 텅스텐 폴리사이드 형성방법 |
-
1992
- 1992-12-30 KR KR1019920026707A patent/KR960003761B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255518B1 (ko) * | 1996-12-30 | 2000-05-01 | 김영환 | 반도체 소자의 텅스텐 폴리사이드 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003761B1 (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278100A (en) | Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers | |
| US5633036A (en) | Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| EP0288754B1 (en) | High rate tungsten cvd process for stress-free films | |
| US6133147A (en) | Process for selective metal deposition in holes of semiconductor device | |
| KR100231764B1 (ko) | 반도체장치의 콘텍트부분 형성방법 | |
| WO2004032196A3 (en) | Method of fabricating semiconductor by nitrogen doping of silicon film | |
| US6284633B1 (en) | Method for forming a tensile plasma enhanced nitride capping layer over a gate electrode | |
| US5874360A (en) | Manufacture of semiconductor devices | |
| EP0769808B1 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
| JPH06283453A (ja) | 半導体装置製造方法 | |
| KR950030308A (ko) | 반도체 장치 제조방법 | |
| KR940016459A (ko) | 텅스텐 실리사이드층의 반사방지층 제조방법 | |
| US6245674B1 (en) | Method of forming a metal silicide comprising contact over a substrate | |
| JPH05129231A (ja) | 電極配線 | |
| KR100342825B1 (ko) | 반도체소자의텅스텐실리사이드층형성방법 | |
| Wang et al. | Enhanced metalorganic chemical vapor deposition titanium nitride film fabricated using tetrakis-dimethylamino-titanium for barrier metal application in sub-half-micron technology | |
| KR100309811B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR980006341A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| GB2239661A (en) | Semiconductor devices provided with two metallic films | |
| KR970018661A (ko) | 장벽층을 갖는 텅스텐 폴리사이드 게이트 전극 형성 방법 | |
| KR100322885B1 (ko) | 고집적 반도체 장치의 게이트 전극 제조 방법 | |
| WO1998043284A1 (en) | Titanium metal treatment method, method of forming an electrically conductive interconnect, and method of reducing contact resistance of an elemental titanium contact | |
| Lin et al. | Achievement of tungsten films by annealing tungsten nitride covered with ECR-SiO sub 2 top layer | |
| KR970030654A (ko) | 반도체 소자의 금속 배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040218 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |