Claims (23)
하나의 트랜지스터와 하나의 커패시터로 이루어진 메모리셀들이 반도체기판상에 규칙적으로 배열되어 구성된 반도체메모리장치에 있어서, 상기 트랜지스터상에 형성된 절연막에 상기 트랜지스터의 한쪽 소오스영역의 소정부분이 노출되도록 제1개구부가 형성되며, 상기 제1개구부를 통해 상기 한쪽 소오스영역과 접속되면서 액티브영역 전면에 제1커패시터 스토리지전극이 형성되고, 상기 제1커패시터 스토리지전극 표면에 유전체막과 제1커패시터 플레이트전극이 차례로 형성됨으로써 상기 제1커패시터 스토리지전극과 유전체막 및 제1커패시터 플레이트전극이 제1커패시터를 이루며, 상기 제1커패시터상에 제2절연층이 형성되고 상기 트랜지스터의 다른 한쪽 소오스영역상의 상기 제2절연층과 상기 제1커패시터 및 절연막을 통해 상이 다른 한쪽 소오스영역의 소정부분이 노출되도록 제2개구부가 형성되고 상기 제2개구부 측벽에 측벽스페이서가 형성되며, 상기 측벽스페이서가 형성된 상기 제2개구부를 통해 상기 다른 한쪽 소오스영역과 접속되면서 액티브영역 전면에 제2커패시터 스토리지전극전극이 형성되고, 상기 제2커패시터 스토리지전극 표면에 유전체막과 제2커패시터 플레이트전극이 차례로 형성됨으로써 상기 제2커패시터 스토리지전극과 유전체막 및 제2커패시터 플레이트전극이 제2커패시터를 이루며, 상기 제1커패시터 플레이트전극과 제2커패시터 플레이트전극은 메모리셀어레이외곽에서 서로 연결되는 것을 특징으로 하는 반도체메모리장치.A semiconductor memory device in which memory cells including one transistor and one capacitor are regularly arranged on a semiconductor substrate, wherein the first opening portion is formed such that a predetermined portion of one source region of the transistor is exposed to an insulating film formed on the transistor. The first capacitor storage electrode is formed on the entire surface of the active region while being connected to the one source region through the first opening, and the dielectric film and the first capacitor plate electrode are sequentially formed on the surface of the first capacitor storage electrode. A first capacitor storage electrode, a dielectric film, and a first capacitor plate electrode form a first capacitor, a second insulating layer is formed on the first capacitor, and the second insulating layer and the second insulating layer on the other source region of the transistor. 1 The other side through the capacitor and the insulating film A second opening is formed to expose a predetermined portion of the os area, a sidewall spacer is formed on the sidewall of the second opening, and is connected to the other source region through the second opening formed with the sidewall spacer. A second capacitor storage electrode electrode is formed, and a dielectric film and a second capacitor plate electrode are sequentially formed on the surface of the second capacitor storage electrode so that the second capacitor storage electrode, the dielectric film, and the second capacitor plate electrode form a second capacitor. And the first capacitor plate electrode and the second capacitor plate electrode are connected to each other outside the memory cell array.
반도체기판상에 필드산화막을 형성하여 액티브영역을 정의하는 공정, 상기 반도체기판상에 소모스영역, 드레인영역, 게이트전극으로 이루어진 트랜지스터를 형성하는 공정, 상기 트랜지스터상에 절연막을 형성하는 공정, 상기 액티브영역의 한쪽 소오스영역의 소정부분이 노출되도록 상기 절연막에 제1개구부를 형성하는 공정, 상기 제1개구부를 통해 상기 한쪽 소오스영역과 접속되도록 액티브영역 전면에 제1커패시터 스토리지전극을 형성하는 공정, 상기 제1커패시터 스토리지전극표면에 유전체막과 제1커패시터 플레이트 전극을 형성하는 공정, 상기 제1커패시터 플레이트전극상에 제2절연층을 형성하는 공정, 상기 액티브영역의 다른 한쪽 소오스영역의 소정부분이 노출되도록 상기 제2절연층, 제1커패시터 플레이트전극, 유전체막, 제1커패시터 스토리지전극 및 절연막을 통해 제2개구부를 형성하는 공정, 상기 제2개구부 측벽에 측벽스페이서를 형성하는 공정, 상기 제2개구부를 통해 상기 다른 한쪽 소오스영역과 접속되도록 액티브영역 전면에 제2커패시터 스토리지전극을 형성하는 공정, 상기 제2커패시터 스토리지전극 표면에 유전체막을 형성하는 공정, 상기 유전체막표면에 제2커패시터 플레이트전극을 형성함과 동시에 메모리셀어레이외곽에서 상기 제1커패시터 플레이트전극과 제2커패시터 플레이트전극을 연결시키는 공정, 상기 제2커패시터 플레이트전극상에 평탄화층을 형성하는 공정, 및 상기 평탄화층상에 금속배선을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체메모리장치의 제조방법.Forming a field oxide film on a semiconductor substrate to define an active region, forming a transistor comprising a source region, a drain region and a gate electrode on the semiconductor substrate, forming an insulating film on the transistor, and forming the active region Forming a first opening in the insulating layer so that a predetermined portion of one source region of the region is exposed, forming a first capacitor storage electrode over the active region so as to be connected to the one source region through the first opening, and Forming a dielectric film and a first capacitor plate electrode on a surface of a first capacitor storage electrode, forming a second insulating layer on the first capacitor plate electrode, and exposing a predetermined portion of the other source region of the active region The second insulating layer, the first capacitor plate electrode, the dielectric film, and the first capacitor Forming a second opening through the storage electrode and the insulating layer, forming a sidewall spacer on the sidewall of the second opening, and forming a second capacitor storage electrode on the entire surface of the active region to be connected to the other source region through the second opening. Forming a dielectric film on the surface of the second capacitor storage electrode, forming a second capacitor plate electrode on the surface of the dielectric film, and simultaneously forming the first capacitor plate electrode and the second capacitor plate outside the memory cell array. Forming a planarization layer on the second capacitor plate electrode, and forming a metal wiring on the planarization layer.
제2항에 있어서, 상기 트랜지스터상에 절연막을 형성하는 공정후에 상기 트랜지스터의 드레인영역의 소정부분이 노출되도록 상기 절연막에 개구부를 형성한 후 이 개구부를 통해 상기 드레인영역과 접속되도록 비트라인을 형성한 다음 결과물상에 제1절연층을 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, wherein after forming the insulating film on the transistor, an opening is formed in the insulating film to expose a predetermined portion of the drain region of the transistor, and then a bit line is formed to be connected to the drain region through the opening. And forming a first insulating layer on the resultant material.
제3항에 있어서, 상기 제1절연층을 형성하는 공정후에 상기 제1절연층상에 식각저지층을 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체메모리장치의 제조방법.4. The method of claim 3, further comprising forming an etch stop layer on the first insulating layer after the step of forming the first insulating layer.
제2항에 있어서, 상기 평탄화층을 형성하는 공정후에 상기 트랜지스터의 드레인영역의 소정부분이 노출되도록 개구부를 형성한 후 상기 개구부를 통해 상기 드레인영역과 접속되도록 비트라인을 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, further comprising: forming an opening so that a predetermined portion of the drain region of the transistor is exposed after the forming of the planarization layer, and forming a bit line to be connected to the drain region through the opening. A method of manufacturing a semiconductor memory device, characterized in that.
제2항에 있어서, 상기 절연막은 HTO막 또는 LTO막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of manufacturing a semiconductor memory device according to claim 2, wherein the insulating film is formed of an HTO film or an LTO film.
제3항에 있어서, 상기 제1절연층 HTO막, LTO막, 중압CVD산화막 또는 PECVD산화막중 어느 하나로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.4. The method of claim 3, wherein the first insulating layer is formed of any one of an HTO film, an LTO film, a medium pressure CVD oxide film, and a PECVD oxide film.
제4항에 있어서, 상기 식각저지층은 SiN막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 4, wherein the etch stop layer is formed of a SiN film.
제2항에 있어서, 상기 유전체막은 SiO2, SiON, SiN, 또는 고유전막을 사용한 단일막 또는 이들의 복합이중막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, wherein the dielectric film is formed of a single film using SiO 2, SiON, SiN, or a high dielectric film, or a composite double film thereof.
제2항에 있어서, 상기 제1커패시터의 유전체막과 제2커패시터의 유전체막은 동일한 막으로 형성하거나 서로 다른 막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, wherein the dielectric film of the first capacitor and the dielectric film of the second capacitor are formed of the same film or different films.
제2항에 있어서, 상기 제2절연층은 산화막 또는 SiN막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, wherein the second insulating layer is formed of an oxide film or an SiN film.
제2항에 있어서, 상기 제2개구부측벽에 측벽스페이서를 형성하는 공정은 상기 제2개구부가 형성된 결과물상에 산화막 또는 SiN막중의 어느 하나를 침적한 후 이를 에치백하는 것임을 특징으로 하는 반도체메모리장치의 제조방법.The semiconductor memory device according to claim 2, wherein the forming of the sidewall spacers on the sidewalls of the second openings is performed by depositing any one of an oxide film or a SiN film on the resultant material on which the second openings are formed. Manufacturing method.
제2항에 있어서, 상기 제1커패시터 스토리지전극 및 제2커패시터 스토리지전극은 상기 액티브영역 형성용마스크를 이용하여 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, wherein the first capacitor storage electrode and the second capacitor storage electrode are formed by using the active area forming mask.
제2항에 있어서, 상기 제1커패시터 플레이트전극과 제2커패시터 플레이트전극을 연결시키는 공정은 메모리셀어레이의 외곽에서 상기 제2절연층의 소정부분을 식각하여 상기 제1커패시터 플레이트전극을 노출시킨 후 도전물질을 침적하여 제2커패시터 플레이트전극을 형성하는 공정임을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, wherein the connecting of the first capacitor plate electrode and the second capacitor plate electrode is performed by etching a predetermined portion of the second insulating layer outside the memory cell array to expose the first capacitor plate electrode. And forming a second capacitor plate electrode by depositing a conductive material.
제2항에 있어서, 상기 제1개구부를 형성하는 공정후에 상기 제1개구부를 형성함에 따라 노출되는 반도체기판을 소정깊이로 식각하는 공정이 더 포함되는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, further comprising etching the semiconductor substrate exposed to the predetermined depth by forming the first opening after the forming of the first opening.
제2항에 있어서, 상기 제2개구부를 형성하는 공정후에 상기 제2개구부를 형성함에 따라 노출되는 반도체기판을 소정깊이로 식각하는 공정이 더 포함되는 것을 특징으로 하는 반도체메모리장치의 제조방법.The method of claim 2, further comprising etching the semiconductor substrate exposed to the predetermined depth by forming the second opening after the process of forming the second opening.
하나의 트랜지스터와 하나의 커패시터로 이루어진 메모리셀들이 반도체기판상에 규칙적으로 배열되어 구성된 반도체메모리장치에 있어서, 상기 트랜지스터상에 제1절연층이 형성되고 상기 트랜지스터의 한쪽 소오스영역상의 상기 제1절연층에 상기 한쪽 소오스영역의 소정부분이 노출되도록 제1개구부가 형성되며, 상기 제1개구부를 통해 상기한쪽 소오스영역과 접속되면서 상기 제1절연층과 소정의 간격을 두고 액티브영역 전면에 제1스토리지전극이 형성되고, 상기 트랜지스터의 다른 한쪽 소오스영역상의 상기 제1스토리지전극 및 제1절연층을 통해 상기 다른 한쪽 소오스영역의 소정부분이 노출되도록 제2개구부가 형성되고 상기 제2개구부 측벽에 상기 제2개구부 높이보다 높게 측벽스페이서가 형성되며, 상기 측벽스페이서가 형성된 상기 제2개구부를 통해 상기 다른 한쪽 소오스영역과 접속되면서 상기 제1스토리지전극과 소정의 간격을 두고 액티브영역 전면에 제2스토리지전극이 형성되고, 상기 제1 및 제3스토리지전극 표면 및 상기 제2개구부의 외측으로 노출된 상기 측벽스페이서표면에 유전체막과 커패시터플레이트전극이 차례로 형성됨으로써 상기 제1 및 제2스토리지전극과 유전체막 및 커패시터 플레이트전극이 커패시터를 이루는 것을 특징으로 하는 반도체메모리장치.A semiconductor memory device in which memory cells consisting of one transistor and one capacitor are regularly arranged on a semiconductor substrate, wherein a first insulating layer is formed on the transistor and the first insulating layer on one source region of the transistor. A first opening is formed in the first source region so as to expose a predetermined portion of the one source region, and is connected to the one source region through the first opening, and the first storage electrode is disposed on the entire surface of the active region at a predetermined distance from the first insulating layer. And a second opening is formed so that a predetermined portion of the other source region is exposed through the first storage electrode and the first insulating layer on the other source region of the transistor, and the second opening is formed on the sidewall of the second opening. The second sidewall spacer is formed higher than the opening height, the sidewall spacer is formed A second storage electrode is formed on the front surface of the active region at a predetermined distance from the first storage electrode while being connected to the other source region through a bent portion, and the surfaces of the first and third storage electrodes and the outside of the second opening portion. And a dielectric film and a capacitor plate electrode are sequentially formed on the sidewall spacer surface exposed to the first and second storage electrodes, the dielectric film and the capacitor plate electrode form a capacitor.
반도체기판상에 필드산화막을 형성하여 액티브영역을 정의하는 공정, 상기 반도체기판상에 소오스영역, 드레인영역, 게이트전극으로 이루어진 트랜지스터를 형성하는 공정, 상기 트랜지스터상에 제1절연층을 형성하는 공정, 상기 제1절연층상에 제2절연층을 형성하는 공정, 상기 액티브영역의 한쪽 소오스영역의 소정부분이 노출되도록 상기 제1절연층 및 제2절연층에 제1개구부를 형성하는 공정, 상기 제1개구부를 통해 상기 한쪽 소오스영역과 접속되도록 액티브영역 전면에 제1스토리지전극을 형성하는 공정, 상기 결과물상에 제3절연층을 형성하는 공정, 상기 액티브영역의 다른 한쪽 소오스영역의 소정부분이 노출되도록 상기 제3절연층, 제1스토리지 전극, 제2절연층 및 제1절연층을 통해 제2개구부를 형성하는 공정, 상기 제2개구부 측벽에 측벽스페이서를 형성하는 공정, 상기 제2개구부를 통해 상기 다른 한쪽 소오스영역과 접속되도록 액티브영역 전면에 제2커패시터 스토리지전극을 형성하는 공정, 상기 제3절연층 및 제2절연층을 제거하는 공정, 상기 제1 및 제2스토리지전극의 전표면과 노출된 상기 측벽스페이서 표면에 유전체막과 커패시터 플레이트전극을 차례로 형성하는 공정, 상기 커패시터 플레이트전극상에 평탄화층을 형성하는 공정, 및 상기 평탄화층상에 금속배선을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체메모리장치의 제조방법.Forming a field oxide film on a semiconductor substrate to define an active region, forming a transistor comprising a source region, a drain region, and a gate electrode on the semiconductor substrate, forming a first insulating layer on the transistor; Forming a second insulating layer on the first insulating layer, forming a first opening in the first insulating layer and the second insulating layer so that a predetermined portion of one source region of the active region is exposed, the first Forming a first storage electrode over the active region so as to be connected to the one source region through an opening, forming a third insulating layer on the resultant, and exposing a predetermined portion of the other source region of the active region Forming a second opening through the third insulating layer, the first storage electrode, the second insulating layer, and the first insulating layer, and forming sidewalls on the sidewalls of the second opening. Forming a phaser, forming a second capacitor storage electrode over the active region so as to be connected to the other source region through the second opening, removing the third insulating layer and the second insulating layer; Sequentially forming a dielectric film and a capacitor plate electrode on the entire surface of the first and second storage electrodes and the exposed sidewall spacer surface, forming a planarization layer on the capacitor plate electrode, and metal wiring on the planarization layer. A method of manufacturing a semiconductor memory device, characterized in that it comprises a step of forming a.
제18항에 있어서, 상기 트랜지스터를 형성하는 공정후에 트랜지스터상에 절연막을 형성한 후 상기 트랜지스터의 드레인영역의 소정부분이 노출되도록 상기 절연막에 개구부를 형성한 다음 상기 개구부를 통해 상기 드레인영역과 접속되도록 비트라인을 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체메모리장치의 제조방법.19. The method of claim 18, wherein after forming the transistor, an insulating film is formed on the transistor, and then an opening is formed in the insulating film so that a predetermined portion of the drain region of the transistor is exposed, and then connected to the drain region through the opening. A method of manufacturing a semiconductor memory device, further comprising the step of forming a bit line.
제18항에 있어서, 상기 제3절연층은 산화막으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.19. The method of claim 18, wherein the third insulating layer is formed of an oxide film.
제18항에 있어서, 상기 제3절연층 및 제2절연층은 습식식각에 의해 제거하는 것을 특징으로 하는 반도체메모리장치의 제조방법.19. The method of claim 18, wherein the third insulating layer and the second insulating layer are removed by wet etching.
제18항에 있어서, 상기 제1스토리지전극 및 제2스토리지전극은 동일한 크기로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.19. The method of claim 18, wherein the first storage electrode and the second storage electrode are formed in the same size.
제18항에 있어서, 상기 제1스토리지전극 및 제2스토리지전극은 서로 다른 크기로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조방법.19. The method of claim 18, wherein the first storage electrode and the second storage electrode are formed in different sizes.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.