KR0137976B1 - Fabrication method of electrode in semiconductor device - Google Patents
Fabrication method of electrode in semiconductor deviceInfo
- Publication number
- KR0137976B1 KR0137976B1 KR1019940005252A KR19940005252A KR0137976B1 KR 0137976 B1 KR0137976 B1 KR 0137976B1 KR 1019940005252 A KR1019940005252 A KR 1019940005252A KR 19940005252 A KR19940005252 A KR 19940005252A KR 0137976 B1 KR0137976 B1 KR 0137976B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- conductive layer
- electrode
- storage
- spacer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 저장전극 및 그 제조방법에 관한 것으로, 종래 기술에 반도체기판 상부에 형성된 드레인 전극에 비트선을 형성하고 소오스 전극에 제1저장전극용 전도층을 형성한 다음, 그상부에 울타리 기둥형의 높은 단차를 갖는 희생막을 형성하고 상기 울타리 기둥의 측벽에 제2저장전극용 전도층 스페이서를 형성한 후, 상기 제2저장전극용 전도층 스페이서를 마스크로하여 하부의 희생막을 식가하여 희생막패턴을 형성하고 전체구조상부에 제3저장전극용 전도층을 일정두께 증착한 다음, 상기 제3저장전극용 전도층을 이방성식각하여 제3저장전극용 전도층 스페이서를 형성함과 동시에 상기 제2저장전극용 전도층 스페이서와 제1저장전극용 전도층을 노출시키고 상기 노출된 제1저장전극용 전도층 두께만큼 이방성식각하여 동시에 상기 제2,3저장전극용 전도층 스페이서를 이방성식각함으로써 상기 희생막패턴을 노출시킨 다음, 습식방법으로 상기 희생막패턴을 제거하여 표면적을 최대로하여 저장전극의 축전용량을 극대화시키고 반도체소자의 집적도를 향상시키는 기술이다.The present invention relates to a storage electrode of a semiconductor device and a method of manufacturing the same. In the prior art, a bit line is formed on a drain electrode formed on an upper surface of a semiconductor substrate, and a conductive layer for a first storage electrode is formed on a source electrode. After forming a sacrificial film having a high stepped fence pillar shape and forming a conductive layer spacer for the second storage electrode on the sidewall of the fence pillar, the lower sacrificial film is etched using the conductive layer spacer for the second storage electrode as a mask. After forming a sacrificial layer pattern and depositing a conductive layer for a third storage electrode on the entire structure, and then anisotropically etching the conductive layer for the third storage electrode to form a conductive layer spacer for the third storage electrode. The conductive layer spacer for the second storage electrode and the conductive layer for the first storage electrode are exposed and anisotropically etched by the exposed thickness of the conductive layer for the first storage electrode. The sacrificial layer pattern is exposed by anisotropically etching the conductive layer spacers for the second and third storage electrodes, and then the sacrificial layer pattern is removed by a wet method to maximize the storage area of the storage electrode by maximizing the surface area and the integration degree of the semiconductor device. To improve the technology.
Description
제 1 도 내지 제 4 도는 본 발명에 의한 반도체소자의 저장전극 형성공정을 도시한 단면도 및 평면도.1 to 4 are cross-sectional views and plan views showing a storage electrode forming process of a semiconductor device according to the present invention.
*도면의 주요부분에 대한 부호설명* Code descriptions for the main parts of the drawings
1:반도체기관2:소자분리 절연막1: semiconductor organ 2: device isolation insulating film
3:게이트 산화막4:게이트 전극3: gate oxide film 4: gate electrode
5:소오스 전극5':드레인 전극5: source electrode 5 ': drain electrode
6:층간절연막패턴7:제1저장극용 전도층6: interlayer insulating film pattern 7: conductive layer for first storage electrode
8':희생막패턴8 ': sacrifice pattern
9:제2저장전극용 전도층 스페이서9: conductive layer spacer for second storage electrode
9':지붕모양의 제2저장전극용 전도층 스페이서9 ': conductive layer spacer for roof-shaped second storage electrode
10:제3저장전극용 전도층10: conductive layer for the third storage electrode
11:단차11: step
13,15:제2저장전극용 전도층 스페이서13,15: conductive layer spacer for second storage electrode
20:저장전극 콘택홀20: storage electrode contact hole
본 발명은 반도체소자의 저장전극 및 그 제조방법에 관한 것으로, 특히 고집적화된 반도체소자의 정전용량을 확보하기 위하여 저장전극의 표면적을 증가시키고 후속공정으로 패캐시터를 형성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage electrode of a semiconductor device and a method of manufacturing the same, and more particularly, to a technique of increasing a surface area of a storage electrode and forming a capacitor in a subsequent process in order to secure capacitance of a highly integrated semiconductor device.
디램이 고집적화가 되어감에 따라 셀의 면적은 급격하게 축소되고, 셀 면적의 축소에도 불구하고 소자동작에 필요한 셀당 일정용량이상의 캐패시터 용량을 확보하기위하여 주어진 면적에서 충분한 저장전극의 표면적을 얻어야 한다.As DRAMs become highly integrated, the cell area is drastically reduced, and despite the reduction in cell area, sufficient surface area of the storage electrode must be obtained in a given area in order to secure a capacitor capacity of a certain capacity per cell required for device operation.
이들 어려움을 해결하기 위하여 개발된 여러가지 3차원의 저장전극 가운데 핀형 ( fin ) 구조는 그 제조공정이 비교적 단순하여 널리 이용되어 왔으나, 셀 면적 축소에 따른 일정한 캐패시터 용량의 확보를 위하여 핀의 수를 늘려야 하는데 상기 핀의 수를 늘이기 위해 산화막으로써 DVD 산화막과 전기전도 박막으로서 다결정실리콘막을 반복해서 여러층을 형성해야 하기 때문에 공정회수의 증가와 많은 CVD 공정으로 인한 파티클 ( particle ) 및 결함 ( defedt ) 증가로 인한 수율을 저하시킨다.Fin structure among various 3D storage electrodes developed to solve these difficulties has been widely used because its manufacturing process is relatively simple, but it is necessary to increase the number of fins to secure a constant capacitor capacity as the cell area is reduced. In order to increase the number of the fins, the DVD oxide film as the oxide film and the polysilicon film as the electrically conductive thin film must be repeatedly formed, thereby increasing the number of processes and increasing particles and defects caused by many CVD processes. Lowers the resulting yield.
이상에서 설명한 바와같이 종래기술에 따른 핀형구조는 저장전극의 제조 공정시 유발되는 파티클 및 결함이 증가되어 반도체소자의 특성 및 신뢰성이 저하되는 문제점이 있다.As described above, the fin-type structure according to the related art has a problem in that particles and defects caused during the manufacturing process of the storage electrode are increased, thereby deteriorating characteristics and reliability of the semiconductor device.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 이웃한 전하보전전극사이의 간격을 사진현상기술에서의 최소크기이하로 극소화함으로써 저장전극이 형성되는 면적을 극대화하고, 저장전극을 2중이상의 울타리와 지붕 형태의 구조를 형성하여 반도체소자의 고집적화에충분한 정전용량을 갖는 캐패시터를 형성하는 반도체소자의 저장전극 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention maximizes the area where the storage electrode is formed by minimizing the distance between neighboring charge holding electrodes to less than the minimum size in the photolithography technique, in order to solve the above problems of the prior art, It is an object of the present invention to provide a storage electrode of a semiconductor device and a method of manufacturing the same, forming a capacitor having a capacitance sufficient for high integration of a semiconductor device by forming a structure of a shape of a fence and a roof of more than one.
이상의 목적을 달성하기위해 본 발명에 따른 반도체소자의 저장전극은,In order to achieve the above object, the storage electrode of the semiconductor device according to the present invention,
드레인 전극에 비트선이 연결되고 소오스전극에 저장전극이 연결되는 반도체소자의 저장전극에 있어서,A storage electrode of a semiconductor device, in which a bit line is connected to a drain electrode and a storage electrode is connected to a source electrode,
하나의 단위셀에 서로다른 높이의 2중 울타리 형태의 저장전극이 형성되되, 상기 2중 울타리 형태의 저장전극이 하부에서 서로 연결되어 구비되고,Double fence-type storage electrodes having different heights are formed in one unit cell, and the double fence-type storage electrodes are connected to each other at a lower portion thereof.
상기 2중 울타리중 높이가 높은 울타리 형태의 저장전극 상부에 연결된 지붕형태의 저장전극이 구비되고,Of the double fence is provided with a storage electrode of the roof shape connected to the upper storage electrode of the high fence type,
상기 지붕형태의 저장전극은 상기 2중 울타리중 높이가 낮은 울타리 형태의 저장전극과는 분리되어 구비되는 것을 특징으로한다.The roof-type storage electrode may be provided separately from the fence-type storage electrode having a low height among the double fences.
이상의 목적을 달성하기위해 본 발명에 따른 반도체소자의 저장전극 제조방법은,In order to achieve the above object, a storage electrode manufacturing method of a semiconductor device according to the present invention includes:
반도체기판에 접속되는 제1저장전극용 전도층 상부에 상측이 울타리기둥 모양으로 높은 단차를 갖는 희생막을 형성하는 공정과,Forming a sacrificial film having a high step on the upper side of the conductive layer for the first storage electrode connected to the semiconductor substrate in the shape of a fence pillar;
상기 기둥모양의 측벽에 제2저장전극용 전도층 스페이서를 형성하는 공정과,Forming a conductive layer spacer for a second storage electrode on the pillar-shaped sidewall;
상기 제2저장전극용 전도층 스페이서를 마스크로하여 상기 희생막을 식각하여 상기 제2저장전극용 전도층 스페이서의 하부에 희생막패턴을 형성하는 공정과,Forming a sacrificial layer pattern under the second storage electrode conductive layer spacer by etching the sacrificial layer by using the second storage electrode conductive layer spacer as a mask;
전체구조상부에 제3저장전극용 전도층을 일정두께 증착하는 공정과,Depositing a predetermined thickness of the conductive layer for the third storage electrode on the entire structure;
상기 제3저장전극용 전도층을 이방성식각하여 상기 제1저장전극용 전도층을 노출시키고 상기 제3저장전극용 전도층 스페이서를 형성하는 공정과,Anisotropically etching the conductive layer for the third storage electrode to expose the conductive layer for the first storage electrode and to form the conductive layer spacer for the third storage electrode;
상기 노출된 제1저장전극용 전도층을 포함한 모든 저장전극용 전도층을 이방성식각하여 제1저장전극용 전도층패턴을 형성하는 동시에 상기 제3저장전극용 전도층 스페이서와 제2저장전극용 전도층 스페이서를 이방성식각하여 상기 희생막패턴을 노출시키는 지붕형 제2저장전극용 전도층 스페이서를 형성하는 공정과,Anisotropically etch all the storage electrode conductive layers including the exposed conductive layer for the first storage electrode to form a conductive layer pattern for the first storage electrode and at the same time conduct the spacer for the third storage electrode conductive layer spacer and the second storage electrode. Anisotropically etching the layer spacers to form a conductive layer spacer for the roof type second storage electrode exposing the sacrificial layer pattern;
상기 희생막패턴을 습식방법으로 제거하는 공정을 포한하는 것을 특징으로 한다.And removing the sacrificial film pattern by a wet method.
이하, 첨부한 도면을 참조하여 본 발명의 상세한 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제 1 도 내지 제 4 도는 본 발명의 실시예에 의한 반도체소자의 저장전극 형성공정을 도시한 단면도로서, 제 2A 도 및 제 4A 도는 제 2 도 및 제 4 도를 도시한 평면도이다.1 to 4 are cross-sectional views illustrating a process of forming a storage electrode of a semiconductor device in accordance with some embodiments of the present invention, and FIGS. 2A and 4A are plan views illustrating FIGS. 2 and 4.
먼저, 반도체기판(1) 일정부분에 소자분리 절연막(2), 게이트산화막(3), 게이트 전극(4) 및 소오스, 드레인 전극(5,5')을 형성하고, 전체상부구조에 층간절연막(도시안됨)을 형성하고, 비트선(도시안됨)을 형성하기위하여 상기 층간절연막을 식각한 후에 상기 드레인전극((5')에 접속되는 비트선(도시안됨)을 형성하고, 저장전극을 형성하기위한 층간절연막패턴(6)을 형성한 다음, 상기 소오스전극(5)을 노출시키는 저장전극 콘택홀(20)을 형성하고, 상기 저장전극 콘택홀(20)을 통해 상기 소오스전극(5)과 접속되는 제1저장전극용 전도층(7)을 일정두께 형성한 다음, 상기 제1저장전극용 전도층(7) 상부에 희생막(8)을 두껍게 형성하되 일정부분에 높은 단차(11)를 형성한 것을 도시한 단면도이다. 여기서, 상기 제1저장전극용 전도층(7)은 다결정실리콘막이나 아몰포스 ( amorphouse ) 실리콘막을 사용할 수 있으며, 상기 희생막(8)은 산화막을 사용하여 형성할 수 있다.First, a device isolation insulating film 2, a gate oxide film 3, a gate electrode 4 and a source and a drain electrode 5, 5 'are formed on a predetermined portion of the semiconductor substrate 1, and the interlayer insulating film ( Forming a bit line (not shown) connected to the drain electrode (5 ') after etching the interlayer insulating film to form a bit line (not shown), and forming a storage electrode. After forming the interlayer insulating film pattern 6, a storage electrode contact hole 20 exposing the source electrode 5 is formed and connected to the source electrode 5 through the storage electrode contact hole 20. After forming the conductive layer 7 for the first storage electrode to be formed to a predetermined thickness, the sacrificial layer 8 is formed thick on the conductive layer 7 for the first storage electrode, but a high step 11 is formed at a predetermined portion. The first storage electrode conductive layer 7 is a polysilicon film or an amorphous layer. (Amorphouse) it can be used a silicon film, the sacrificial film 8 can be formed by using an oxide film.
또한, 상기 드레인 전극(5')에 비트선이 접속된 후 소오스전극에 저장전극이 형성되는 공정순서와 달리, 상기 소오스 전극(5)에 접속되는 저장전극을 먼저 형성하고 상기 드레인 전극(5')에 접속되는 비트선을 형성할 수도 있다.In addition, unlike a process sequence in which a storage electrode is formed on a source electrode after a bit line is connected to the drain electrode 5 ', a storage electrode connected to the source electrode 5 is first formed, and then the drain electrode 5' is formed. May be formed.
(제 1 도)(First degree)
그 다음에, 기둥모양으로 상부에 높은 단차(11)가 형성된 상기 희생막(8) 상부에 제2저장전극용 전도층을 증착한 다음, 이방성식각으로 제2저장전극용 전도층 스페이서(9)를 형성한 것을 도시한 단면도이다. 여기서, 상기 제2저장전극용 전도층 스페이서(9)는 다결정실리콘막이나 아몰포스실리콘막을 사용할 수 있다.Subsequently, a second storage electrode conductive layer is deposited on the sacrificial layer 8 having a high step 11 formed thereon in a columnar shape, and then the conductive layer spacer 9 for the second storage electrode is anisotropically etched. It is sectional drawing which formed. The second storage electrode conductive layer spacer 9 may be a polysilicon film or an amorphous silicon film.
이때, 상기 희생막(8)에 일정부위에 사각기둥으로 높은 단차(11)를 이룬 부분에 주위에 제2저장전극용 전도층 스페이서(9)가 울타리 형태로 형성된다.At this time, the conductive layer spacer 9 for the second storage electrode 9 is formed in a fence shape around the sacrificial layer 8 having a high step 11 formed in a rectangular pillar at a predetermined portion.
(제 2,2A 도)(Second, 2A)
그 다음에, 상기 제2저장전극용 전도층 스페이서(9)를 마스크로하여 상기 희생막(8)을 식각하여 상기 제2저장전극용 전도층(9) 하부에 희생막패턴(8')을 형성한 다음, 전체상부구조에 제3저장전극용 전도층(10)을 일정두께 증착한다.Next, the sacrificial layer 8 is etched using the second storage electrode conductive layer spacer 9 as a mask to form a sacrificial layer pattern 8 ′ under the second storage electrode conductive layer 9. After the formation, the conductive layer 10 for the third storage electrode is deposited to a predetermined thickness on the entire upper structure.
이때, 상기 제3저장전극용 전도층(10)은 다결정실리콘막이나 아몰포스실리콘막을 사용하여 형성한다. (제 3 도)In this case, the third storage electrode conductive layer 10 is formed using a polycrystalline silicon film or an amorphous silicon film. (Third degree)
그리고, 상기 제3저장전극용 전도층(10)을 이방성식각하여 제3저장전극용 전도층 스페이서(도시안됨)를 형성한 다음, 상기 제1저장전극용 전도층(7)을 포함한 노출된 모든 저장전극용 전도층(7,9,10)을 이방성식각하여 제1저장전극용 전도층패턴(7')을 형성하는 동시에 제3저장전극용 전도층 스페이서(13,15)를 형서아고, 상기 제2저장전극용 전도층 스페이서(9)가 이방성식각됨에따라 지붕모양의 제2정장전극용 전도층 스페이서(9')로 되고 동시에 상기 희생막패턴(8')을 노출시켜 상기 희생막패턴(8')을 습식방법으로 제거함으로써, 표면적을 최대로한 저장전극을 형성한다.Then, the third storage electrode conductive layer 10 is anisotropically etched to form a third storage electrode conductive layer spacer (not shown), and then all exposed portions including the first storage electrode conductive layer 7 are formed. Anisotropically etching the storage electrode conductive layers 7, 9, and 10 to form the first storage electrode conductive layer pattern 7 ′, and simultaneously forming the third storage electrode conductive layer spacers 13, 15. As the second storage electrode conductive layer spacer 9 is anisotropically etched, the second storage electrode conductive layer spacer 9 'becomes a roof-shaped second conductive electrode spacer 9', and at the same time, the sacrificial layer pattern 8 'is exposed to expose the sacrificial layer pattern ( 8 ') is removed by a wet method to form a storage electrode with a maximum surface area.
이때, 상기 저장전극은 안으로부터 제3저장전극용 전도층 스페이서(13), 제1저장전극용 전도층패턴(7'), 지붕모양의 제2저장전극용 전도층 스페이서(9') 및 제3저장전극용 전도층 스페이서(15) 순서의 울타리 형상으로 상기 층간절연막패턴(6)의 상부에 형성된다(제 4,4A 도)At this time, the storage electrode is formed from the conductive layer spacer 13 for the third storage electrode, the conductive layer pattern 7 'for the first storage electrode, the conductive layer spacer 9' for the second storage electrode, and the roof shape. 3 is formed on the upper portion of the interlayer insulating film pattern 6 in the shape of a fence in the order of the conductive layer spacer 15 for the storage electrode (FIGS. 4 and 4A).
상기한 본 발명에 의하면, 이웃한 저장전극사이의 간격을 사진형상기술에서의 최소크기이하로 극소화하여 저장전극이 형성되는 면적을 극대화하고 저장전극의 표면적을 극대화시킴으로써, 축전용량을 최대화시킬 수 있고 반도체소자의 수율 및 집적도를 향상시킬 수 있다.According to the present invention, by minimizing the distance between the adjacent storage electrodes to less than the minimum size in the photo-shape technology to maximize the area where the storage electrode is formed and maximize the surface area of the storage electrode, it is possible to maximize the storage capacity The yield and the degree of integration of the semiconductor device can be improved.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940005252A KR0137976B1 (en) | 1994-03-16 | 1994-03-16 | Fabrication method of electrode in semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940005252A KR0137976B1 (en) | 1994-03-16 | 1994-03-16 | Fabrication method of electrode in semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950027953A KR950027953A (en) | 1995-10-18 |
KR0137976B1 true KR0137976B1 (en) | 1998-06-15 |
Family
ID=19379026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940005252A KR0137976B1 (en) | 1994-03-16 | 1994-03-16 | Fabrication method of electrode in semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0137976B1 (en) |
-
1994
- 1994-03-16 KR KR1019940005252A patent/KR0137976B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950027953A (en) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5071781A (en) | Method for manufacturing a semiconductor | |
KR940006587B1 (en) | Method of fabricating capacitor for dram cell | |
US5523542A (en) | Method for making dynamic random access memory cell capacitor | |
JPH02284464A (en) | Memory cell for dynamic random access memory and method of forming the same | |
KR940009616B1 (en) | Hole capacitor cell & manufacturing method thereof | |
KR970000718B1 (en) | Semiconductor memory device and manufacturing method thereof | |
KR100219483B1 (en) | Fabricating method for capacitor in semiconductor device | |
KR960011652B1 (en) | Stack capacitor and the method | |
KR930008583B1 (en) | Stacked capacitor and manufacturing method thereof | |
US5700708A (en) | Process for fabricating storage capacitor for DRAM memory cell | |
JPH08213568A (en) | Semiconductor memory device and its manufacture | |
JPH06326268A (en) | Capacitor of dram cell and preparation thereof | |
JPS6384149A (en) | Manufacture of semiconductor memory | |
JPH04264767A (en) | Semiconductor device and manufacture thereof | |
KR0137976B1 (en) | Fabrication method of electrode in semiconductor device | |
KR100242470B1 (en) | Semiconductor memory device and its fabricating method | |
KR100192927B1 (en) | Method for manufacturing capacitor of semiconductor device | |
KR970010681B1 (en) | Method of manufacturing a storage node | |
KR100252542B1 (en) | Method for fabricating a storage node of dram cell | |
KR960003216B1 (en) | Vlsi semiconductor memory device and the manufacturing process thereof | |
KR950011637B1 (en) | Vlsi semiconductor memory device and fabricating method thereof | |
KR100250174B1 (en) | Method of making capacitor of a dram cell | |
KR960006721B1 (en) | Stacked capacitor fabrication process | |
KR0132747B1 (en) | Semiconductor device and its manufacture | |
KR940006678B1 (en) | Method of fabricating a capacitor using a poly-silicon spacer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |