KR940011494B1 - 디지탈 스틸 카메라의 데이타 기록 장치 - Google Patents

디지탈 스틸 카메라의 데이타 기록 장치 Download PDF

Info

Publication number
KR940011494B1
KR940011494B1 KR1019910008866A KR910008866A KR940011494B1 KR 940011494 B1 KR940011494 B1 KR 940011494B1 KR 1019910008866 A KR1019910008866 A KR 1019910008866A KR 910008866 A KR910008866 A KR 910008866A KR 940011494 B1 KR940011494 B1 KR 940011494B1
Authority
KR
South Korea
Prior art keywords
data
address
digital video
video data
compression
Prior art date
Application number
KR1019910008866A
Other languages
English (en)
Other versions
KR920022839A (ko
Inventor
이영만
Original Assignee
삼성전자주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 강진구 filed Critical 삼성전자주식회사
Priority to KR1019910008866A priority Critical patent/KR940011494B1/ko
Publication of KR920022839A publication Critical patent/KR920022839A/ko
Application granted granted Critical
Publication of KR940011494B1 publication Critical patent/KR940011494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2101/00—Still video cameras

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

디지탈 스틸 카메라의 데이타 기록 장치
제1도는 본 발명의 구성도.
제2도는 제1도중 어드레스 발생부의 구체 회로도.
제3도는 제1도중 저장부의 구성도.
제4도는 제어부의 동작 흐름도.
제5도는 비압축 데이타의 기록 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : CCD 2 : A/D변환부
3 : 제어부 4 : 버퍼메모리
5 : 데이타 압축부 6 : 선택부
7 : 어드레스 발생부 8 : 저장부
본 발명은 디지탈 스틸 비디오 카메라 장치에 관한 것으로, 특히 비디오 데이타를 저장부에 기록하는 장치에 관한 것이다.
일반적으로 디지탈 스틸 비디오 카메라에서는 수신되는 디지탈 비디오 데이타를 리드 및 라이트가 가능한 메모리 소자를 사용하고 있다.
상기 메모리는 플로피디스크, IC카드(IC Card) 및 범용 메모리등을 사용하고 있다. 이때 상기 디지탈 스틸 비디스 카메라에서 상기와 같은 메모리 소자에 디지탈 비디오 데이타를 기록할 시, 데이타의 량을 감축 하기 위하여 데이타를 압축 저장할 수 있다. 즉, 고화질의 비디오 데이타를 저장하는 경우에는 수신되는 데이타를 메모리 소자에 모두 저장하기 되며, 데이타 량을 감축하고자 하는 경우에는 수신되는 데이타를 압축하여 상기 메모리 소자에 저장하게 된다.
그러나 상기 메모리 소자에 비디오 데이타를 저장하는 경우, 압축시의 데이타 량과 비압축시의 데이타 량이 다르기 때문에 메모리 소자의 어드레스 구간을 설정하는데 많은 문제점을 갖게 된다.
따라서 본 발명의 목적은 다지탈 스틸 비디오 카메라에서 수신되는 디지탈 비디오 데이타를 압축 데이타와 비압축 데이타를 구분하여 메모리 소자에 기록할 수 있는 장치를 제공함에 있다.
본 발명의 또다른 목적은 디지탈 스틸 비디오 카메라에서 압축모드와 비압축모드 선택에 따라 메모리 소자의 어드레스 구간을 구분하여 발생함으로써, 수신되는 비디도 데이타를 메모리 소자에 효율적으로 기록할 수 있는 장치를 제공함에 있다. 이하 본 발명을 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 구성도로서, 아날로그의 비디오 신호를 발생하는 CCD(1)와, 상기 CCD(1)를 출력하는 아날로그 비디오 신호를 디지탈 비디오 데이타로 변환하는 A/D변환부(2)와, 압축 데이타의 1프레임 화소에 대응되는 M개의 화소를 저장하는 영역이 N개로 이루어지며, 제2어드레스에 의해 해당 압축 프레임메모리 영역이 선택되고 제1어드레스에 의해 선택된 상기 압축 프레임 메모리 영역으로 수신되는 비디오데이타를 저장하는 저장부(8)와, 압축모드시 제1상태의 선택 신호 및 제2어드레스 데이타를 출력하는 동시에 제1주기의 라이트 모드 신호를 출력하고, 비압축 모드시 제2상태의 제1선택 신호 및 현재의 제2어드레스 데이타를 출력하는 동시에 제2주기의 라이트 모드 신호를 출력하는 제어부(3)와, 상기 제어부(3)의 제어하에 상기 A/D변환부(2)를 출력하는 디지탈 비디오 데이타를 1프레임 단위로 저장하는 버퍼메모리(4)와, 상기 제1상태의 선택 신호에 의해 인에이블되며, 상기 버퍼메모리(4)를 출력하는 제1프레임의 비디오 데이타 량을 1/4로 감축하여 출력하는 데이타 압축부(5)와, 상기 데이타 압축부(5)의 출력을 제1단계로 수신하고, 상기 버퍼메모리(4)의 출력을 제2단자로 수신하며, 상기 선택 신호의 상태에 따라 해당 모드의 비디오 데이타를 선택 출력하는 선택부(6)와, 라이트 모드시 인에이블되어 제1 또는 제2주기동안 상기 샘플링 클럭에 의해 상기 제1어드레스를 발생하는 동시에 상기 제2어드레스 데이타를 수신하여 상기 제1어드레스의 MSB출력에 의해 압축 또는 비압축 모드 주기에 따른 상기 제2어드레스를 발생하는 어드레스 발생부(7)로 구성된다.
제2도는 상기 제1도중 어드레스 발생부(6)의 구체회로도로서, 소정의 샘플링 클럭(CLK)과 상기 라이트 모드 신호()를 논리조합하여 라이트 클럭(WΦ)을 발생하는 게이트(71)와, 상기 게이트(71)의 라이트 클럭(WΦ)을 카운트하여 압축 프레임 메모리 영역의 위치를 지정하기 위한 제1어드레스를 발생하는 제1카운터(72)와, 상기 제2어드레스 데이타에 의해 입력 데이타가 세트되며, 상기 제1카운터(72)의 MSB출력을 카운트하여 제2어드레스를 발생하는 제2카운터(75)와, 상기 제1카운터(72)의 MSB 출력단과 상기 제2카운터(75)의 클럭단 사이에 접속되고, 상기 제2어드레스 데이타와 상기 제2카운터(75)의 입력단 사이에 접속되며, 상기 선택 신호에 의해 제어되어 비압축 모드일시에만 인에이블되는 3상태 버퍼(73,74)와, 상기 제2어드레스 데이타를 제1단자로 수신하고 상기 제2카운터(75)의 제2단자로 수신하며, 상기 선택 신호의 상태에 따라 해당 제2어드레스 신호를 선택 출력하는 선택기(76)로 구성된다.
제3도는 제1도중 저장부(8)의 구성도로서, 메모리(82)는 제1어드레스에 의해 M개의 화소를 저장하는 압축 프레임 메모리 영역이 N개로 구성되며, 디코더(81)는 제2어드레스를 디코딩하여 상기 메모리(82)의 압축 프레임 메모리 영역들을 선택한다.
제4도는 제어부(3)의 동작 흐름도로서, 사용자의 선택에 의해 압축 또는 비압축에 모드시의 선택 신호를 발생하는 동시에 저장부(8)의 메모리 구간을 설정하기 위한 제2어드레스를 발생하게 된다.
제5도는 비압축 모드시의 1프레임 데이타를 저장하기 위한 제2어드레스의 증가형태를 도시하고 있다.
상술한 구성에 의거 본 발명을 제1도-제5도를 참조하여 상세히 설명함다.
디지탈 스틸 비디오 카메라에서 촬상소자인 CCD(1)는 아날로그 비디오 신호를 발생하며, A/D변환부(2)는 소정의 샘플링 클럭에 의해 상기 CCD(1)를 출력하는 아날로그 비디오 신호를 디지탈 비디오 데이타로 변환 출력한다. 이후 버퍼메모리(4)는 상기 제어부(3)에 의해 제어되어, 상기 수신되는 디지탈 비디오 데이타를 1프레임 단위로 저장한다. 이후 상기 버퍼메모리(4)에 저장된 1프레임 디지탈 비디오 데이타는 IC카드등의 대용량 메모리 소자인 저장부(8)에 저장된다. 이때 상기 저장부(8)는 다수 프레임이 비디오 데이타를 저장할 수 있다.
그러나 저장부(8)의 메모리 용량에 비해 디지탈 비디오 데이타의 량이 워낙 크기 때문에 데이타 압축이 필요하다. 또한 고화질의 비디오 데이타가 요구되는 경우에는 수신되는 비디오 데이타를 압축하지 않고 그대로 저장할 필요도 있다. 따라서 디지탈 스틸 비디오 카메라에서는 상기 저장부(8)에 압축 데이타와 비압축 데이타를 동시에 기록할 수 있어야 한다.
따라서 상기 버퍼메모리(4)에 저장된 1프레임분의 디지탈 비디오 데이타는 선택부(6)의 제2단자 B와 데이타 압축부(5)에 인가된다. 이때 상기 데이타 압축부(50는 수신되는 디지탈 비디오 데이타를 감축하여 선택부(6)의 제1단자 /A로 인가한다. 상기 데이타 압축부(5)는 ADPCM(Adaptive Pulse Codde Modulation) 방식이나 DCT(Discrete Cosine Transform) 방식으로 구현될 수 있으며, 현재 상용화되는 범용 IC를 사용할 수도 있다.
제어부(3)는 사용자에 의해 선택된 압축 또는 비압축 모드에 따라 기록 동작을 제어한다. 즉, 압축모드시와 비압축 모드시의 1프레임에 대한 디지탈 비디오 데이타 량이 다르므로 저장부(8)의 어드레스를 다르게 설정하여야 한다. 따라서 압축모드시에는 제1상태의 선택 신호를 발생하는 동시에 현재의 제2어드레스를 그대로 출력하고, 비압축 모드시에는 제2상태의 선택 신호를 발생하는 동시에 현재의 제2어드레스에 순차적으로 증가시켜 출력한다. 이는 상기 저장부(8)가 압축 데이타의 1프레임분 데이타를 저장할 수 있는 영역으로 할당되어 있으므로, 비압축 데이타인 경우에는 데이타 압축비를 감안하여 제2어드레스를 조정해 줘야한다.
따라서 압축모드시 상기 제어부(3)가 제1상태의 선택 신호를 발생하면, 상기 데이타 압축부(5)는 인에이블되어 상기 버퍼메모리(4)를 출력하는 디지탈 비디오 데이타를 압축하여, 상기 선택부(6)는 제1단계 /A로 통해 수신되는 상기 데이타 압축부(5)의 출력을 선택하여 저장부(8)로 출력한다. 또한 어드레스 발생부(7)는 상기 제어부(3)에서 출력하는 제2어드레스와 상기 제2어드레스에 의해 선택되는 영역에 수신되는 압축 데이타를 저장하기 위한 제1어드레스를 출력한다. 그러면 상기 저장부(8)는 상기 제2어드레스에 의해 압축 데이타의 1프레임분을 저장하기 위한 영역을 선택하고, 상기 제1어드레스에 의해 선택된 영역의 위치에 순차적으로 수신되는 압축 데이타를 저장한다.
또한 비압축 모드시에는 상기 제어부(3)는 제2상태의 선택 신호를 출력한다. 그러면 상기 데이타 압축부(5)는 디스에이블되며, 상기 선택부(6)는 제2단자 B로 수신되는 상기 버퍼메모리(4)의 출력을 그대로 출력한다. 또한 상기 어드레스 발생부(7)는 상기 제어부(3)에서 출력하는 제2어드레스 데이타 및 제2상태의 선택 신호에 의해 비압축 모드의 어드레스를 발생하기 위한 준비를 한다. 이때 라이트 모드 신호(WE)의 주기는 압축 모드시의 X배가 된다. 이는 데이타 압축부(5)의 1프레임 출력 데이타를 기준으로 하여 저장부(8)의 압축 프레임 메모리 영역 크기가 결정되어 있으며, 압축비가 1/X이 되므로, 결과적으로 비압축 모드에서는 1프레임의 비디오 데이타를 저장하기 위해서는 X배의 제2어드레스 공급이 필요하게 된다. 따라서 라이트 모드신호의 지속 주기를 비압축 모드가 압축모드에 비해 X배 주기 더 지속됨을 알 수 있다. 여기서 상기 데이타 압축부(5)가 1프레임 데이타를 1/6로 압축하고, 압축된 1프레임 데이타가 256킬로 바이트이며, 저장부(8)가 256킬로 바이트 X16의 크기로 구성되어 있다고 가정한다. 또한 제1상태를 논리 "로우"로 가정하고, 제2상태를 논리 "하이"로 가정한다. 따라서 1프레임의 데이타는 압축된 프레임 데이타의 6배의 크기를 가지며 저장부(8)는 제3도와 같이 구성됨을 알 수 있다.
먼저 압축 모드시의 동작 과정을 살펴본다.
사용자가 압축 모드를 선택하면, 제어부(3)는 "로우" 상태의 선택 신호를 발생하고, 현재의 제2어드레스값을 리드하여 어드레스 발생부(7)을 출력한다. 이후 다음의 제2어드레스 값을 저장하기 위하여 1을 더한 후{제2어드레스←(제2어드레스+1)}저장한다. 또한 압축 프레임 메모리 영역을 지정하기 위하여 제1주기(X1)를 갖는 라이트 모드 신호를 로우 상태로 출력한다. 따라서 상기 버퍼메모리(4)의 출력을 수신하는 데이타 압축부(5)가 인에이블되어 1프레임 데이타를 1/6 크기로 감축하여 출력한다. 또한 상기 선택부(6)는 제1단자 /A로 수신되는 상기 데이타 압축부(5)의 출력을 선택하여 저장부(8)로 인가된다.
또한 상기 어드레스 발생부(7)는 하기와 같이 동작한다.
상기 "로우"상태의 선택 신호에 의해 3상에 버퍼(73,74)가 디스에이블 되므로, 제2카운터(75)는 클럭단과 입력단의 통로가 차단되어 동작되지 않는다. 그리고 상기 제어부(3)로 부터 출력되는 제2어드레스 데이타(A8-A11)는 선택기(76)의 제1단자 /A로 인가되며, 상기 선택기(76)는 상기 로우 상태의 선택 신호에 의해 상기 제1단자 /A로 수신되는 상기 제2어드레스 데이타(A8-A11)를 선택 출력한다. 또한 상기 게이트(71)는 샘플링 클럭(CLK) 및 반전된 라이트 모드신호를 논리곱하여 출력한다.
따라서 상기 게이트(71)는 X1주기의 라이트 모드 주기동안 라이트 클럭(WΦ)을 발생한다. 이로인해 제1카운터(72)는 상기 라이트 클럭(WΦ)을 카운트하여 제1어드레스(A7-A0)를 발생한다.
따라서 압축모드시 X1주기동안 발생되는 상기 어드레스 발생부(7)의 제2어드레스(A11-A8) 및 제1어드레스(A7-A0)에 의해 저장부(8)는 압축 프레임 메모리 영역이 선택되어 수신되는 압축된 디지탈 데이타를 저장한다. 예를들어 상기 제2어드레스(A11-A8)RK "10"일 경우상기 어드레스 발생부(7)에 의해 저장부(8)의 M2영역이 선택된다. 또한 데이타 압축부(5)를 출력하는 압축된 1프레임의 데이타는 상기 저장부(8)의 M2영역으로 인가되어 상기 제1어드레스에 의해 순차적으로 저장된다.
두번째로 비압축 모드시의 동작을 살펴본다.
사용자가 비압축 모드를 선택하면, 제어부(3)는 "하이"상태의 선택 신호를 발생하고, 현재의 제2어드레스값을 리드하여 어드레스 발생부(7)로 출력한다. 이후 다음 상태의 제2어드레스값을 지정하기 위하여 6을 더한 후{제2어드레스←(제2어드레스+6)}, 저장한다. 이는 비압축 모드에서 1프레임 데이타가 압축 모드에서의 1프레임 데이타보다 6배의 데이타 량을 갖기 때문이다. 또한 6배의 비디오 데이타를 저장하기 위하여 제2주기 (X6)를 갖는 라이트 모드 신호를 "로우"상태로 출력한다. 이 경우, 상기 "하이"상태의 선택 신호에 의해 데이타 압축부(5)는 디스에이블되며, 상기 선택부(6)는 제2단계 B로 수신되는 상기 버퍼메모리(4)의 출력인 비압축 1프레임 데이타를 선택 출력한다.
이때 상기 어드레스 발생부(8)는 하기와 같이 동작한다.
상기 "하이"상태의 선택 신호에 의해 3상태 버퍼(73,74)가 인에이블되므로, 제2카운터(75)는 클럭단으로 상기 제1카운터(72)의 MSB신호인 A7어드레스 신호가 인가되고, 입력단으로 상기 제어부(3)로 부터 발생된 제2어드레스 데이타(A11-A8)가 인가된다. 또한 선택기(76)는 제2단계 B로 수신되는 상기 제2카운터(75)의 출력을 선택하게 된다. 또한 상기 라이트 모드 신호가 제2주기 (X6)동안 유지되므로, 제1카운터(72)는 수신되는 라이트 클럭을 계수하여 제1어드레스(A7-A0)를 발생하여, MSB인 A7신호는 제2카운터(75)의 클럭으로 인가된다. 따라서 상기 제2카운터(75)는 상기 제1카운터(72)가 계수 완료시마다 제2어드레스(A11-A8)를 1씩 증가시킨다. 이로인해 선택기(76)는 상기 제2카운터(75)의 출력을 선택하여 상기 저장부(8)의 영역을 선택하기 위한 제2어드레스 신호를 발생하게 된다.
따라서 상기 어드레스 발생부(7)는 순차적으로 상기 제2카운터(75)는 통해 제2어드레스(A11-A8)를 발생하여, 제3도에 도시된 바와 같은 영역(M0-M5)중에 해당 제2어드레스(A11-A8)의 영역을 선택하고, 상기 제1카운터(72)에 의해 발생되는 제1어드레스(A7-A0)에 의해 선택된 영역의 위치를 지정한다.
상기와 같이 비압축 모드의 기록 동작이 종료되면, 다음 비압축 모드에서는 제2어드레스←제2어드레스+6에서 부터 다시 기록 동작을 수행한다.
예를들어 제2어드레스(A11-A8)가 "10"이면, 제5도에서 도시된 바와 같이 이전 상태에서 제2카운터(75)는 "10"을 출력하고 있는 상태이다. 이후 비압축 모드가 세트되면 제1카운터(72)에 의해 제1어드레스(A7-A0)가 발생되며, A7신호에 의해 제2어드레스(A11-A8)는 순차적으로 "11"→"100"→"101"→"110"→"111"→"1000"으로 변화된다. 그러므로 상기 저장부(8)는 이전 상태에서 M2가 지정된 상태이며, 이후 "M3"→"M4"→"M5"→"M6"→"M7"→"M8"로 선택된다. 그리고 선택된 영역(M2-M7)에는 상기 제1어드레스(A7-A0)에 의해 상기 버퍼메모리(4)에서 출력되는 비압축 데이타가 저장된다. 이후 제5도와 같이 라이트 모드 신호가 "하이"상태로 천이되면 게이트(71)가 오픈되며, 이로인해 제1카운터(72)는 동작하지 않게 된다. 따라서 제2카운터(75)는 상기 A7신호가 수신되지 않으므로 더 이상의 카운트 동작을 중지하고 현재의 제2어드레스(A11-A8)를 "1000"을 유지하는 상태가 된다. 따라서 상기 저장부(8)내의 영역을 나눌시, 비압축 데이타가 압축 데이타의 6배의 데이타 량을 갖는다고 가정하고, 압축된 1프레임의 데이타가 255비트로 구성된다고 가정하면, 비압축된 1프레임 데이타는 압축된 1프레임 데이타의 어드레스가 지정되어야 한다. 이 경우 저장부(8)의 어드레스 맵은 하기 [표1]과 같다.
[표 1]
상술한 바와 같이 저장부(8)의 어드레스를 구분하려면, 데이타의 압축과 비압축에 따라 상태가 변해야 되므로, 압축 및 비압축에 따라 저장부(8)의 어드레스 구분을 해야 한다. 이는 압축시와 비압축시의 1프레임 데이타 량이 다르기 때문이다. 따라서 압축 및 비압축 모드에 따라 저장부(8)의 기록 어드레스 구간을 구분하여 안가함으로써, 스틸 비디오 데이타를 효율적으로 기록할 수 있다.

Claims (1)

  1. 디지탈 스틸 비디오 카메라의 촬상소자로부터 발생되는 비디오신호를 디지탈 비디오 데이타로 변환후 기록하는 데이타 기록 장치에 있어서, 상기 디지탈 비디오 데이타에 대한 압축/비압축을 위해 각종 제어를 수행하는 제어수단과; 상기 제어수단의 제어하에 상기 디지탈 비디오 데이타를 소정 프레임단위로 임시 저장하는 임시저장수단과; 상기 제어수단의 제어에 의하여 상기 임시저장수단에서 출력되는 디지탈 비디오 데이타 1/X 압축비(여기서 X는 비압축시 프레임 데이타 량)로 압축하는 데이타 압축수단과; 상기 임시저장수단에서 바로 출력되는 디지탈 비디오 데이타를 아니면 상기 데이타 압축수단에서 출력되는 압축된 디지탈 비디오 데이타를 제어수단의 제어에 의하여 선택하는 선택수단과; 상기 제어수단의 제어를 받으며 상기 디지탈 비디오 데이타를 저장을 위하여 압축 프레임 메모리영역과 비압축 프레임 메모리영역을 가지는 저장수단과; 상기 제어수단의 제어에 의하여 디지탈 비디오 데이타 압축/비압축에 대응하는 어드레스를 상기 저장수단의 압축 프레임 메모리영역 또는 비압축 프레임 메모리영역으로 발생하기 위한 어드레스발생수단; 으로 구성함을 특징으로 하는 디지탈 스틸 비디오 카메라의 데이타 기록 장치.
KR1019910008866A 1991-05-30 1991-05-30 디지탈 스틸 카메라의 데이타 기록 장치 KR940011494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008866A KR940011494B1 (ko) 1991-05-30 1991-05-30 디지탈 스틸 카메라의 데이타 기록 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008866A KR940011494B1 (ko) 1991-05-30 1991-05-30 디지탈 스틸 카메라의 데이타 기록 장치

Publications (2)

Publication Number Publication Date
KR920022839A KR920022839A (ko) 1992-12-19
KR940011494B1 true KR940011494B1 (ko) 1994-12-19

Family

ID=19315148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008866A KR940011494B1 (ko) 1991-05-30 1991-05-30 디지탈 스틸 카메라의 데이타 기록 장치

Country Status (1)

Country Link
KR (1) KR940011494B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337076B1 (ko) * 1999-10-26 2002-05-16 서평원 팩스 데이터 저장 장치 및 방법

Also Published As

Publication number Publication date
KR920022839A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US4417276A (en) Video to digital converter
EP0557948A2 (en) Motion compensating inter-frame predictive picture coding apparatus
US4646148A (en) Process of compressing a succession of digital data and device for carrying out the same
EP2175644A2 (en) Photographing apparatus and method
US6357047B1 (en) Media pipeline with multichannel video processing and playback
US6301389B1 (en) Video image color encoding
US7929777B2 (en) Variable length decoding device, variable length decoding method and image capturing system
KR940011494B1 (ko) 디지탈 스틸 카메라의 데이타 기록 장치
US6774952B1 (en) Bandwidth management
US5359420A (en) Macro block address processor for digital compressed video signal decoder
JPS5853826B2 (ja) 画像信号処理装置
JP3158648B2 (ja) ディジタル特殊効果発生装置
JPH06178202A (ja) 画像縮小装置
JP4178432B2 (ja) 記憶装置及び記憶方法
JPH09116764A (ja) 画像処理装置
KR100260889B1 (ko) 8비트 디지탈 영상 신호 처리용 어드레스 생성 회로 및 방법
KR100571245B1 (ko) 카메라 영상 압축 장치
KR930003201B1 (ko) 비트 이미지 데이타 압축방법 및 그 장치
JP2004328405A (ja) 動画記録再生装置、その静止画圧縮記録方法およびプログラム
JP2706672B2 (ja) 画像データの圧縮・伸長機構
JP4714531B2 (ja) ジグザグデータ発生回路
JPH10341351A (ja) データ処理方法および装置
KR0139128B1 (ko) 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치
JPH0535587A (ja) メモリ制御装置
JP3052628B2 (ja) デジタル信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee