KR940011381B1 - Semiconductor lead frame - Google Patents
Semiconductor lead frame Download PDFInfo
- Publication number
- KR940011381B1 KR940011381B1 KR1019920000385A KR920000385A KR940011381B1 KR 940011381 B1 KR940011381 B1 KR 940011381B1 KR 1019920000385 A KR1019920000385 A KR 1019920000385A KR 920000385 A KR920000385 A KR 920000385A KR 940011381 B1 KR940011381 B1 KR 940011381B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- pad
- semiconductor
- ground
- lead
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Abstract
Description
제1도는 종래의 일반적인 리드프레임의 평면도.1 is a plan view of a conventional general leadframe.
제2도의 제2(a)도~제2(c)도는 종래의 그라운드 본딩을 나타내면 평면도.2 (a) to 2 (c) of FIG. 2 are plan views showing conventional ground bonding.
제3도는 이 발명에 따른 반도체 리드프레임의 평면도.3 is a plan view of a semiconductor leadframe according to the present invention.
제4도는 이 발명에 따른 그라운드 본딩을 나타내면 평면도이고,4 is a plan view showing a ground bonding according to the present invention,
제5도 및 제6도는 이 발명에 따른 실시예를 나타낸 것이다.5 and 6 show an embodiment according to the present invention.
이 발명은 반도체 리드프레임에 관한 것으로, 더욱 상세하게는 리드프레임 패드 각변에 그라운드 본딩(Ground Bonding)용 서브패드(Sub-pad)를 만들어 하나의 리드프레임에 다수의 그라운드 본딩할 수 있는 반도체 리드프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor lead frame, and more particularly, to a semiconductor lead frame in which a plurality of ground bonds can be bonded to one lead frame by making a sub-pad for ground bonding on each side of the lead frame pad. It is about.
반도체 제품의 고집적, 고밀도화 됨에 따라 게이트가 증가하고 그것에 따라 와이어본딩의 수도 많아지고, 다이의 크기가 커짐에 따라 전원 그라운드 핀이 증가한다. 이러한 추세에 따라 반도체 조립공정에서 다핀(high pin)화 추세에 의해 리드프레임에 따라 그라운드 본딩을 위한 공간의 필요성과 다양화되는 와이어본딩에 적절한 리드프레임에 관한 연구가 활발히 진행되고 있다.As semiconductor products become more dense and denser, gates increase and wirebonds increase, and as the die size increases, power ground pins increase. In accordance with this trend, research on lead frames suitable for wire bonding, which is diversified by necessity of space for ground bonding and diversification according to lead frames, has been actively conducted by the trend of high pinning in semiconductor assembly processes.
일반적으로 반도체 리드프레임은 제1도에 나타낸 바와같이, 상기 리드프레임(10)은 반도체칩을 탑재하기 위한 리드프레임 패드(12)가 중앙에 배치되어 고정용 바(tie bar; 14)에 의해 지지되어 있고, 이 리드프레임 패드(12) 주위에는 사방으로 내부리드(Inner Lead; 16)가 배열되어 있으며, 이 내부리드(16)의 연장부는 선단부가 상기 리드프레임(10)에 결합된 외부리드(Out Lead)로 구성되어 있다.In general, as shown in FIG. 1, the lead frame 10 is supported by a tie bar 14 having a lead frame pad 12 for mounting a semiconductor chip in the center thereof. An inner lead 16 is arranged around the lead frame pad 12 in all directions, and an extension of the inner lead 16 has an outer lead having a front end coupled to the lead frame 10. Out Lead).
제2도의 제2(a)도~제2(c)도는 리드프레임 패드에 반도체칩을 접착시킨 후 와이어본딩 공정중 그라운드 본딩을 나타낸 것이다.2 (a) to 2 (c) of FIG. 2 show ground bonding during the wire bonding process after the semiconductor chip is bonded to the lead frame pad.
제2도의 제2(a)도를 참조하면, 그라운드 본딩하고자 하는 내부리드(16)를 리드프레임 패드(12)와 연결시켜 반도체칩(18) 위에 형성된 칩 패드(20)와 본딩된 것이다.Referring to FIG. 2A of FIG. 2, the inner lead 16 to be ground bonded is connected to the lead frame pad 12 to be bonded to the chip pad 20 formed on the semiconductor chip 18.
제2도의 제2(b)도를 참조하면, 먼저 반도체칩 패드(20)의 한변의 소정부분이 볼록한 형태의 리드프레임 패드(12)에 본딩시킨 후, 이어서 반도체칩 패드(20)와 내부리드(16)를 본딩함으로써 이중으로 본딩하여 그라운드시킨 거을 나타낸 것이다.Referring to FIG. 2B of FIG. 2, first, a predetermined portion of one side of the semiconductor chip pad 20 is bonded to the lead frame pad 12 having a convex shape, and then the semiconductor chip pad 20 and the inner lead are subsequently bonded. By bonding (16), this is shown by double bonding and grounding.
제2도의 제2(c)도를 참조하면, 그라운드 본딩하고자 하는 내부리드(16)를 동시에 반도체칩 패드(20)와 리드 프레임 패드(12)에 본딩하여 그라운드시킨 것이다.Referring to FIG. 2 (c) of FIG. 2, the inner lead 16 to be ground bonded is ground to the semiconductor chip pad 20 and the lead frame pad 12 simultaneously.
이와같이 그라운드 본딩시킨 종래의 기술에 있어서, 제2(a)도와 같은 경우, 그라운드 본딩을 하고자 하는 내부리드를 반도체 리드프레임 패드에 연결시켜 본딩한 것으로 이와같은 형태의 리드프레임에는 다른 반도체칩, 즉 반도체 제품을 사용할 수 없는 문제점을 갖게 된다. 또, 제2(a)도,제2(b)도의 경우는 핀수가 적은 로우핀(Low pin) 패키지의 경우에서는 가능하나 패키지 개발이 소형화, 박형화 및 고기능화로추진되는 경향에 의해 내부리드의 미세간격화(Fine pitch)인 다핀(high pin)화 패키지에는 적용하기 어려운 문제점을 갖게 된다. 또한, 전자제품의 고기능화 추세에 따라 반도체 리드프레임 패드의 크기 또한 반도체칩의 크기에 대비하여 여유있게 해야 하므로 리드프레임 패드의 크기를 크게 해야 하는 문제점이 있다.In the conventional technique of ground bonding as described above, in the case of FIG. 2 (a), the inner lead to be ground bonded is bonded to the semiconductor lead frame pad and bonded to the semiconductor lead frame pad. The problem is that the product is not available. In addition, in the case of the second (a) and the second (b), it is possible in the case of a low pin package having a small number of pins, but the fineness of the inner lead is due to the tendency of the package development to be miniaturized, thinned and highly functionalized. There is a problem in that it is difficult to apply to a pinned high pin package. In addition, according to the trend of high functionalization of electronic products, the size of the semiconductor leadframe pads must also be relaxed in preparation for the size of the semiconductor chip, thereby increasing the size of the leadframe pads.
따라서, 이 발명의 목적은 리드프레임 패드와 내부리드 사이의 내부공간에 리드프레임 패드와 인접한 그라운드 본딩용 서브-패드를 형성함으로써 하나의 리드프레임에다 수의 그라운드 본딩을 할 수 있는 반도체 리드프레임을 제공하는데 있다. 또, 이 발명의 목적은 반도체 패키지 기술중 리드프레임의 구조를 그라운드시키는 핀의 수에 관계없이 수용할 수 있는 반도체 리드프레임을 제공하는데 있다.Accordingly, an object of the present invention is to provide a semiconductor lead frame capable of multiple ground bonding in one lead frame by forming a sub-pad for ground bonding adjacent to the lead frame pad in an inner space between the lead frame pad and the inner lead. It is. It is also an object of the present invention to provide a semiconductor lead frame that can be accommodated regardless of the number of pins that ground the structure of the lead frame in the semiconductor package technology.
이와같은 목적을 달성하기 위하여 이 발명은 반도체 리드프레임 패드의 각변에 리드프레임 패드와 인접한 그라운드 본딩용 서브패드를 구비하여 이루어짐을 특징으로 한다.In order to achieve the above object, the present invention is characterized in that each side of the semiconductor lead frame pad is provided with a sub pad for ground bonding adjacent to the lead frame pad.
이하, 첨부한 도면을 참조하여 이 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
이 발명에 따른 반도체 리드프레임의 평면도는 제3도에 도시한 바와같이 리드프레임(30)은 반도체칩(32)을 부착시킬 수 있는 리드프레임 패드(34)가 중앙에 배치되어 고정용바(36)에 의해 지지되어 있고, 상기 리드프레임 패드(34)의 사방으로 다수개의 내부리드(38)가 배열되어 있으며, 이 내부리드(38)의 연장부는 선단부가 리드프레임(30)에 결합된 외부 리드로 구성되어 있다. 이때, 상기와 같은 리드프레임(30) 제작시 하나의 리드프레임에 다수의 그라운드 본딩을 하기 위하여 리드프레임 패드(34)와 내부리드(38) 사이의 내부 공간에 그라운드 본딩용 서브패드(40)을 만들어준다. 상기 서브패드(40)는 리드프레임 패드(34)의 각 변에 리드프레임 패드(34)와 인접한다.In the plan view of the semiconductor lead frame according to the present invention, as shown in FIG. 3, in the lead frame 30, a lead frame pad 34 capable of attaching the semiconductor chip 32 is disposed at the center thereof, and a fixing bar 36 is provided. Supported by the lead frame pads 34, and a plurality of inner leads 38 are arranged on all sides of the lead frame pads 34, and an extension of the inner leads 38 is an outer lead having a leading end coupled to the lead frame 30. Consists of. At this time, when manufacturing the lead frame 30 as described above, in order to apply a plurality of ground bonding to one lead frame, the ground bonding subpad 40 is disposed in the inner space between the lead frame pad 34 and the inner lead 38. Make it. The sub pad 40 is adjacent to the lead frame pad 34 on each side of the lead frame pad 34.
이상과 같이 형성되어진 반도체 리드프레임 패드(34)는 일반적으로 반도체칩(32)을 접착시키는 다이본딩만을 할 수 있도록 형성시키는 종래의 기술에서 다수의 그라운드 본딩을 많이 할 수 있게 리드프레임 패드(34) 형태의 구조를 개선하여 성형시킨 것이다.The semiconductor leadframe pad 34 formed as described above generally has a leadframe pad 34 to allow a large number of ground bonding in the conventional art of forming only die bonding for adhering the semiconductor chip 32. It is molded by improving the structure of the shape.
제4도를 참조하면, 반도체 리드프레임 패드(34)의 사방으로 형성된 내부리드(38)에 있어서, 특정한 내부 리드(80),(81)에서 반도체 리드프레임 패드(34)와 반도체칩 패드(42)와를 이중 본딩하여 그라운드시킨 것이다.Referring to FIG. 4, in the inner lead 38 formed in all directions of the semiconductor lead frame pad 34, the semiconductor lead frame pad 34 and the semiconductor chip pad 42 in the specific inner leads 80 and 81. ) And double bonding to ground.
제5도 및 제6도는 이 발명에 따른 실시예를 나타낸 것이다.5 and 6 show an embodiment according to the present invention.
핀(Pin)의 수가 160개 정도되는 리드프레임(60)에 두 종류 디바이스를 적용한 것으로 첫번째 디바이스는 제5도에 도시한 바와 같이 내부리드의 (100),(101) 및 (102) 칩 패드(52) 및 리드프레임 패드(54)와 내부리드(60) 사이의 내부공간에 리드프레임 패드(54)를 인접하여 위치시킨 서브패드(58)와 이중 본딩하여 그라운드시킨 것이다. 이와같은 첫번째 디바이스의 그라운드 본딩은 내부리드의 (100),(101) 및 (102)핀에 해당된다.Two types of devices are applied to the lead frame 60 having about 160 pins. The first device is a chip pad (100), (101) and (102) of the inner lead as shown in FIG. 52 and the sub pad 58 having the lead frame pad 54 positioned adjacent to the inner space between the lead frame pad 54 and the inner lead 60 to be ground by double bonding. The ground bonding of this first device corresponds to the (100), (101) and (102) pins of the inner lead.
또, 제6도에 도시한 바와 같이 반도체 리드프레임(62)의 중앙에 배치되어 고정용바(58)에 의해 지지되어 있는 반도체 리드프레임 패드(54)의 주위 사방으로 형성된 내부리드(60) 가운데(105),(106),(107),(108),(109),(110),(111) 및 (112)핀을 칩 패드(52)와 리드프레임 패드(54) 각변에 인접하여 위치시킨 서브패드(56)와 이중 본딩하여 그라운드시킨 것이다. 즉, 하나의 리드프레임(62)에 와이어본딩 또는 그라운드 본딩시킨 것이다.Also, as shown in FIG. 6, the inner lead 60 is formed in the center of the semiconductor lead frame 62 and formed around the semiconductor lead frame pad 54 supported by the fixing bar 58. The pins 105, 106, 107, 108, 109, 110, 111, and 112 are positioned adjacent to each side of the chip pad 52 and the lead frame pad 54, respectively. The sub pads 56 are ground by double bonding. That is, one lead frame 62 is wire bonded or ground bonded.
이상과 같이 이 발명에 따른 반도체 리드프레임 반도체 리드프레임 패드와 내부리드 사이의 공간에 공간을 두고서 상기 리드프레임 패드와 인접한 그라운드 본딩용 서브패드를 만들어 다수의 그라운드 본딩을 할 수 있다.As described above, a plurality of ground bonding may be performed by making a ground bonding sub pad adjacent to the lead frame pad with a space in the space between the semiconductor lead frame semiconductor lead frame pad and the inner lead according to the present invention.
따라서, 이 발명은 리드프레임 패드의 각변에 리드프레임 패드와 인접한 그라운드 본딩용 서브패드를 만들어 한개의 리드프레임에 다수의 그라운드 본딩할 수 있다.Therefore, according to the present invention, a plurality of ground bonds can be bonded to one lead frame by making a ground bonding sub pad adjacent to the lead frame pads on each side of the lead frame pad.
이와같이 구성된 반도체 리드프레임에 여러 종류의 디바이스를 적용할 수 있으므로 원자절감뿐만 아니라 와이어본딩에 적용할 경우 그라운드 본딩하고자 하는 리드나 리드프레임 패드의 수를 많이 갖게할 수 있는 효과가 있다.Since various types of devices can be applied to the semiconductor lead frame configured as described above, when applied to wire bonding as well as atomic reduction, the number of leads or lead frame pads to be ground bonded can be increased.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000385A KR940011381B1 (en) | 1992-01-14 | 1992-01-14 | Semiconductor lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000385A KR940011381B1 (en) | 1992-01-14 | 1992-01-14 | Semiconductor lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017159A KR930017159A (en) | 1993-08-30 |
| KR940011381B1 true KR940011381B1 (en) | 1994-12-07 |
Family
ID=19327822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000385A KR940011381B1 (en) | 1992-01-14 | 1992-01-14 | Semiconductor lead frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011381B1 (en) |
-
1992
- 1992-01-14 KR KR1019920000385A patent/KR940011381B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930017159A (en) | 1993-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41510E1 (en) | Lead frame | |
| US6339252B1 (en) | Electronic device package and leadframe | |
| US7339258B2 (en) | Dual row leadframe and fabrication method | |
| US7598599B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US6424024B1 (en) | Leadframe of quad flat non-leaded package | |
| US6864423B2 (en) | Bump chip lead frame and package | |
| US20070099344A1 (en) | Ultrathin leadframe BGA circuit package | |
| KR20070034438A (en) | Method of making a stacked die package | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US5296743A (en) | Plastic encapsulated integrated circuit package and method of manufacturing the same | |
| KR20040108582A (en) | Seniconductor device and method for fabricating the same | |
| KR940011381B1 (en) | Semiconductor lead frame | |
| JPH0653266A (en) | Semiconductor device | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR100237324B1 (en) | Inner lead clamp construction of wire bonding system for manufacturing semiconductor package and wire bonding method thereof | |
| KR950014116B1 (en) | Semiconductor device and the manufacture method | |
| KR950003908B1 (en) | Semiconductor lead frame | |
| KR950008240B1 (en) | Semiconductor package | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| KR940005490Y1 (en) | Leadframe for semiconductor device | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| JPS6242552A (en) | Semiconductor device | |
| KR950000516B1 (en) | Semiconductor assembly device | |
| KR950000278B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR970007842B1 (en) | Plastic semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111125 Year of fee payment: 18 |
|
| EXPY | Expiration of term |