KR940008314A - 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 - Google Patents
병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 Download PDFInfo
- Publication number
- KR940008314A KR940008314A KR1019920016523A KR920016523A KR940008314A KR 940008314 A KR940008314 A KR 940008314A KR 1019920016523 A KR1019920016523 A KR 1019920016523A KR 920016523 A KR920016523 A KR 920016523A KR 940008314 A KR940008314 A KR 940008314A
- Authority
- KR
- South Korea
- Prior art keywords
- atm
- data storage
- error detection
- output
- storage means
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM 셀 헤더의 HEC코드를 이용하여 헤더의 에러를 검출하기 위한 회로에 관한 것으로, 초기치를 모두0으로 하기 위한 클리어 신호를 클리어 단자로 입력받고 클럭신호를 클럭단으로 입력받아 1옥텟 출력을 발생하는 데이타 저장수단(6)과, 1옥텟의 정보를 병렬로 전송하기 위한 셀 헤더 병렬 입력 라인 수단(B0 내지 B7)과, 상기 라인 수단(B0 내지 B7)과 상기 데이타 저장 수단(6)에 연결되어 상기 데이타 저장 수단(6)이 출력과 상기 라인 수단(B0 내지 B7)으로 부터의 출력을 받아 CRC 생성 다항식에 의한 연산을 수행하는 연산 수단(7)과, 헤더가 시작되는 부분에서 5옥텟의 헤더 데이타가 모두 입력될 수 있도록 제어하는 신드롬 제어 신호(SYNCENA) 라인 수단과, 상기 연산 수단(7)과 신드롬 제어 신호라인 수단 및 동기 제어 신호에 따라 상기 연산 수단(7)의 출력의 소정 주기 동안 상기 데이타 저장 수단(6)에저장시키기 위한 제어 수단(8)과, 상기 데이타 저장수단(6)의 출력 신호의 에러를 검출하여 CRC 에러 신호를 출력하는 에러 검출수단(42)을 구비하고 있는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 ATM물리 계층 수신부 블럭 구성도.
제2도는 ATM 셀 헤더 에러 검출 회로 구성도.
Claims (5)
- 전송 매체로 부터 데이타를 수신하는 선로 정합부(1)와, 상기 선로 정합부(1)에서 수신된 데이타로 부터 ATM셀을 추출하기 위한 프레임 처리부(2)와, 상기 프레임 처리부(2)에 연결되어 ATM 셀 헤더의 에러를 검출하고 교정하는 헤더 에러 처리부(3)와, 상기 프레임 처리부(2)에 연결되고 혼화되어 있는 셀의 사용자 정보를 역혼화하기 위한 역혼화부(4)와, 상기 역혼화부(4)와 상기 헤더 에러 처리부(3)를 통해 수신된 ATM셀을 ATM계층으로 전달하기 위한 ATM계층 정합부(5)로 구성된 ATM 물리 계층 수신부에 적용되는 에러 검출 회로에 있어서; 초기치를 모두 0으로 하기 위한 클리어 신호를 클리어 단자로 입력받고 클러신호를 클럭단으로 입력받아 1옥텟 출력을 발생하는 데이타 저장수단(6)과, 1옥텟의 정보를 병렬로 전송하기 위한 셀 헤더 병렬 입력 라인 수단(B0 내지 B7)과, 상기 라인 수단(B0 내지 B7)과 상기 데이타 저장수단(6)에 연결되어 상기 데이타 저장 수단(6)의 출력과 상기 라인 수단(B0 내지 B7)으로 부터의 출력을 입력받아 CRC 생성 다항식에 의한 연산을 수행하는 연산 수단(7)과, 헤더가 시작되는 부분에서 5옥텟의 헤더 데이타가 모두 입력될 수 있도록 제어하는 신드롬 제어 신호(SYNCENA)라인 수단과, 상기 연산 수단(7)과 신드롬 제어신호 라인 수단 및 동기 제어 신호에 따라 상기 연산 수단(7)의 출력의 소정 주기 동안 상기 데이타 저장 수단(6)에 저장시키기 위한 제어 수단(8)과, 상기 데이타 저장수단(6)의 출력 신호의 에러를 검출하여 CRC에러 신호를 출력하는 에러 검출수단(42)을 구비하고 있는 것을 특징으로 하는 병렬 비동기 전달 방식(ATM) 셀 헤더 에러 검출 회로.
- 제1항에 있어서, 상기 데이타 저장 수단(6)은 8비트 레지스터로 구성된 것을 특징으로 하는 병렬 비동기 전달 방식(ATM) 셀 헤더 에러 검출 회로.
- 제2항에 있어서, 상기 신드롬 제어 라인 수단(SYNENA)은, 1옥텟의 입력되는 헤더 데이타의 5옥텟에 대해 '하이' 상태를 유지하는 것을 특징으로 하는 병렬 비동기 전달 방식(ATM) 셀 헤더 에러 검출 회로.
- 제3항에 있어서, 상기 연산 수단(8)은, 다수의 배타적 논리합 연산수단으로 구성된 것을 특징으로 하는 병렬 비동기 전달 방식(ATM) 셀 헤더 에러 검출 회로.
- 제4항에 있어서, 상기 제어 수단(8)은, 8개의 AND 게이트를 구비하고 있는 것을 특징으로 하는 병렬 비동기 전달 방식(ATM) 셀 헤더 에러 검출 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016523A KR940008314A (ko) | 1992-09-09 | 1992-09-09 | 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920016523A KR940008314A (ko) | 1992-09-09 | 1992-09-09 | 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940008314A true KR940008314A (ko) | 1994-04-29 |
Family
ID=67148137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920016523A KR940008314A (ko) | 1992-09-09 | 1992-09-09 | 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940008314A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267277B1 (ko) * | 1997-11-13 | 2000-10-16 | 김영환 | 통신시스템의 셀 경계 식별 장치 |
-
1992
- 1992-09-09 KR KR1019920016523A patent/KR940008314A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100267277B1 (ko) * | 1997-11-13 | 2000-10-16 | 김영환 | 통신시스템의 셀 경계 식별 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844923A (en) | Fast framing of nude ATM by header error check | |
| EP0609595B1 (en) | Method and apparatus for verifying CRC codes by combination of partial CRC codes | |
| JP3429037B2 (ja) | Ａｔｍセルヘッダにおけるエラー検出および補正方法および装置 | |
| JPH04211547A (ja) | 同期回路 | |
| EP0723342B1 (en) | Error correction apparatus | |
| KR940008314A (ko) | 병렬 비동기 전달 방식(atm) 셀 헤더 에러 검출 회로 | |
| JP3270966B2 (ja) | エラー補正回路 | |
| US5764876A (en) | Method and device for detecting a cyclic code | |
| EP0291961B1 (en) | Method of and device for decoding block-coded messages affected by symbol substitutions, insertions and deletions | |
| JPH07183887A (ja) | Ａｔｍアダプテーション装置およびｃｒｃ符号生成回路 | |
| JP3569718B2 (ja) | Ｉｓ−２０００移動通信システム用基地局モデムの出力データ処理装置 | |
| JPH11168479A (ja) | Ｄｓｓ方式におけるサンプル値抽出装置およびその方法 | |
| KR940023094A (ko) | 에스.디.에이치(sdh) 기반 병렬 비동기 전달모드(atm) 물리계층 병렬자기 동기 역혼화 회로 | |
| KR940008313A (ko) | 비동기 전달 모드(atm) 셀 헤더 에러 제어(hec)코드 생성을 위한 병렬 순환 잉여 검사(crc)코드 생성 회로 | |
| KR970005732B1 (ko) | 비동기전달모드 시스템에서의 순환잉여검사 코드 계산 및 검출장치 | |
| WO1997014224A1 (en) | Cyclic code generation and error correction using sum of remainders | |
| KR960007677B1 (ko) | 5바이트 신드롬 생성기를 이용한 비동기 전달 모드 셀 경계 식별 장치 | |
| SU423255A1 (ru) | Устройство для исправления стираний | |
| KR100456460B1 (ko) | 전화선 모뎀에서의 프레임 헤더 오류 검출 장치 | |
| KR940023091A (ko) | 에스.디.에이치(sdh) 병렬 비동기 전달 모드(atm) 물리계층을 위한 병렬 자기동기 혼화 회로 | |
| JP2003050748A (ja) | バッファメモリ回路 | |
| KR960020169A (ko) | Aal 3/4 수신처리장치 | |
| KR940017449A (ko) | 바이트 단위처리 atm셀 경계식별 및 혼화 처리장치 | |
| SU930731A1 (ru) | Устройство дл приема дискретной информации | |
| KR0174504B1 (ko) | 수신데이터 체크 비트열 생성장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |