KR940007823B1 - 영상정보 제어장치 및 디스플레이 시스템 - Google Patents

영상정보 제어장치 및 디스플레이 시스템 Download PDF

Info

Publication number
KR940007823B1
KR940007823B1 KR1019910010062A KR910010062A KR940007823B1 KR 940007823 B1 KR940007823 B1 KR 940007823B1 KR 1019910010062 A KR1019910010062 A KR 1019910010062A KR 910010062 A KR910010062 A KR 910010062A KR 940007823 B1 KR940007823 B1 KR 940007823B1
Authority
KR
South Korea
Prior art keywords
image information
information
display panel
transmitted
skipped
Prior art date
Application number
KR1019910010062A
Other languages
English (en)
Other versions
KR920001313A (ko
Inventor
가쯔히로 미야모또
히로시 이노우에
Original Assignee
캐논 가부시끼가이샤
야마지 게이조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤, 야마지 게이조오 filed Critical 캐논 가부시끼가이샤
Publication of KR920001313A publication Critical patent/KR920001313A/ko
Application granted granted Critical
Publication of KR940007823B1 publication Critical patent/KR940007823B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Selective Calling Equipment (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

영상정보 제어장치 및 디스플레이 시스템
제 1 도는 본 발명을 구현하는 장치의 블록도.
제 2 도는 본 발명의 제어시퀀스의 흐름도.
제 3 도는 본 발명에서 채택되는 동작시퀀스 제어장치의 블록도.
제 4 도는 본 발명의 디스플레이 시스템의 기능의 타이밍챠트.
제5a도는 해당차트를 가지는 본 발명에 채택되는 기준테이블을 도시.
제5b도는 해당차트를 가지는 본 발명에 채택되는 공차테이블.
본 발명은 디스플레이 시스템 메모리성을 가지는 강유전성 액정을 채용하는 디스플레이 시스템에서 사용되는 영상정보 제어장치에 관한 것이다.
최근에 개인용 컴퓨터 및 워크스테이션에서 요구되는 액정 디스플레이 시스템은 해가 거듭할수록 크기에 있어서 더욱 커지며 해상도에 있어 더욱 세밀하게 되고 있으며 또한 종래의 개인용 컴퓨터 및 워크스테이션에도 호환될 것이 요구되고 있다.
예를들어, 폭넓게 사용되는 IBM PC/AT 컴퓨터에서, CGA(칼라 그래픽스 어레이), EGA(인헨스트 그래픽스 어레이), VGA(비데오 그래픽스 어레이) 및 8514/A와 같은 디스플레이 시스템용으로 활용가능한 다양한 디스플레이 모드가 있으며 이것들은 해상도와 표시가능한 색의 수에 있어서 상호 차이가 있다.
단일 디스플레이 시스템에서 이러한 디스플레이 모드를 디스플레이하기 위하여, NEC사에서 의하여 제조된 멀티싱크 Ⅱ, 멀티싱크 3D, 멀티싱크 4D 또는 멀티싱크 5D와 같은 음극선관 시스템을 채용될 수 있으나 랩탑 개인용 컴퓨터 및 워드프로세서에 요구되는 액정디스플레이 시스템에서 단일 디스플레이 시스템을 가지고 다중 디스플레이모드를 디스플레이하는 것이 어렵다. 특히 정보메모리성을 가지는 강유전성 액정을 활용하는 디스플레이 시스템에서, 대규모 디스플레이 및 고해상도를 이루기 위하여 요망되는 고해상도 디스플레이를 위한 주사동작이 일본 특개소 63-65494 및 유럽공개 특허공보 제318050에 개시된 것처럼 저프레임 주파수구동(5-20㎐)에 의하여 이루어진다. 상기의 저프레임 주파수 구동은 영상정보의 통신과 동기화하여 행해진다.
만약 디스플레이모드가 이러한 동작에서 변화된다면, 저프레임 주파수 구동과 영상정보의 통신 사이의 동기화는 파괴되어 불편함을 초래한다.
또한 강유전성 액정을 활용하는 디스플레이 시스템에서, 구동주파수는 강유전성 액정에 특정 드레시홀드 특성의 온도 의존도를 보상하기 위하여 외부온도에 따라 변하며, 1라인의 데이타기입을 위하여 요구되는 시간이 따라서 변화하게 된다.
이러한 이유때문에, 그와같은 디스플레이 시스템에서 영상정보의 통신을 저프레임주파수구동과 동기화하기 위하여, 1라인의 영상정보의 기입의 완료는영상정보(주 CPU에 의하여 VRAM에 기입된)의 전송과 통신을 제어하는 그래픽제어기에 수평동기신호(HSYNC)에 의하여 얻어진다. 이에 응하여 상기 그래픽 제어기는 디스플레이 시스템의 구동장치에 1라인의 영상정보를 전송한다.
상술된 통신시스템(외부동기화 시스템)을 채택하기 위하여, 그래픽제어기에서 영상정보를 제어하기 위하여 BIOS(기본입출력시스템)이라 불리는 소프트웨어를 수정하는 것이 필요하다. 이러한 사실은 음극선관 디스플레이용으로 설계된 응용소프트웨어와의 호환성 상실의 결점을 초래한다. 에를들어, 그래픽제어기에서 팔레트(영상정보를 색정보를 변환시키는 장치)는 음극선관의 수직플라이백(flyback) 주기동안 억세스되고 주 CPU의 명령에 따라 색정보를 변화시키기 위하여 설계된다.
그래서, 상기 팔레트에 대한 억세스가 외부동기화 시스템에서 이루어진다면, 색변환의 타이밍은 각 프레임에서 수직플라이백 주기가 강유전성 액정 디스플레이 패널의 프레임사이클에 의존하기 때문에 음극선관 디스플레이 시스템에서의 타이밍과는 다르다. 그래서, 디스플레이의 주파수 색변환과 관련된 응용소프트웨어에서, 변환속도는 음극선관 디스플레이 시스템에서의 속도와 다르게 되고 응용소프트웨어 자체는 음극선관 디스플레이 시스템과 호환성을 상실한다.
또한 특정 응용소프트웨어는 다음 단계로 진행하기 위하여 프레임의 수를 카운트하는데 의존한다. 또한 그와같은 소프트웨어에서, 다음 단계로의 시간은 음극선관 디스플레이 시스템에서의 시간과 다르게 되고, 그래서 음극선관 디스플레이와의 호환성이 처리속도의 관점에서 이루기가 어렵다.
더욱이 강유전성 액정을 활용하는 디스플레이 시스템에서, VRAM내의 영상정보의 출력과정이 비월주사(interlaced scanning)를 이루기 위하여 사전결정되고 구동온도에 따라 수정되어야만 하고, 온도정보는 이러한 목적을 위하여 그래픽 제어기에 공급된다. 상기 정보를 수신함에 따라, 그래픽제어기는 VRAM에 대한 억세스를 변화시키기 위해서 특정 주기동안 VRAM에 대한 억세스를 인터럽트하여야 한다. 이 사실은 또한 음극선관 디스플레이 시스템과의 호환성을 이루는 것을 더욱 어렵게한다.
본 발명의 목적은 액정디스플레이 시스템, 특히 음극선관 디스플레이 시스템과 개량 호환성을 가지는 강유전성 액정디스플레이 시스템을 제공하는 것이다.
본 발명의 다른 목적은 음극선관 디스플레이 시스템과 향상된 호환성을 가지는 영상정보제어 시스템을 제공하는 것이다. 본 발명은 첫째 a) 소정간격으로 전달되는 영상정보를 수신하기 위한 제 1 수단 ; 및 b) 스킵되지 않은 영상정보가 수평주사주기 (1H)와 동기화하여 전송될 수 있는 방식으로 소정간격에서 상기 수신된 영상정보를 스킵함으로써 수신된 영상정보를 제어하기 위한 제 2 수단을 갖춘 영상정보 제어장치에 의하여 특정 지워진다.
본 발명은 a) 주사전극과 정보전극으로 구성되는 매트릭스 전극을 구비하는 디스플레이 패널 ; b) 상기 주사전극과 정보전극을 구동시키기 위한 제 1 수단 ; c)영상정보를 발생시키며 소정간격으로 영상정보를 전송시키기 위한 제 2 수단 ; 및 d) 상기 제 2 수단으로 부터 전송된 영상정보를 수신하며, 스킵되지 않은 영상정보가 지장 수평주사주기(1H)와 동기화하여 제 1 수단으로 전송되는 방식으로 소정간격으로 상기 영상정보를 스킵함으로써 상기 수신된 영상정보를 제어하기 위한 제 3 수단을 가지고 제공되는 디스플레이 시스템에 의하여 특징 지워진다.
제 1 도는, 강유전성 액정(FLC) 패널 ; 주사어드레스에 따라 임의의 라인에 억세스할 수 있는 공통(주사라인) 구동기회로(102) ; 소정의 라인에 영상정보와 대응하는 정보신호를 제공하기 위한 세그먼트(정보라인) 구동기회로(103) ; 제어회로(104) ; IBM에 의하여 제작되는 PC/AT와 같은 주중앙처리장치(CPU)(105) ; 주 CPU를 위하여 디스플레이 제어를 시행하기 위한 VGA등과 같은 그래픽제어기(106) ; 제어회로(104)의 동작시퀀스를 제어하기 위한 동작시퀀스 제어장치(107) ; 그래픽제어기(106)로 부터 1라인의 단위로, 영상정보를 건너 뛰기 위한 세선화(thinning) 제어장치(108); 그래픽제어기(106)로부터의 영상정보의 타이밍과 전송률을 세그먼트 구동기회로(103)용으로 적합한 것으로 변환시키기 위한 영상정보 전송타이밍 제어장치(109) ; 영상정보를 소정간격으로 전송가능한 ID1, ID2,…으로 변환시키기 위한 영상정보 제어장치(110) ; 세그먼트 구동기회로(103)용 전송클록 신호를 발생하기 위한 클록발생기(111), 적당한 구동파형을 발생시키기 위하여 세그먼트 구동회로기(103)와 공통구동기회로(102)에 제어신호를 보냄으로써 FLC 패널(101)에 1라인의 기입 타이밍을 제어하기 위한 구동제어회로(112) 및 수평동기신호(HSYNC)의 간격을 검출하기 위하여 사용될 기준클록신호를 발생시키기 위한 기준클록발생기(113) ; 및 FLC 패널(101)의 순환온도를 검출하기 위한 온도센서(114)가 도시된 본 발명에 따른 디스플레이 시스템의 블록도이다.
[신호]
제어회로(104)와 그래픽제어기(106) 사이에는 VGA와 같은 표준그래픽 제어기에서 나오는 다음의 신호를 위한 라인들이 제공된다.
1) VSYNC : 프레임의 타이밍을 검출하기 위한 수직동기화 신호.
VGA의 경우, 이 신호의 간격은 1/70 또는 1/60이다 ;
2) HSYNC : 라인의 타이밍을 검출하기 위한 수평동기화 신호.
VGA의 경우, 이 신호의 간격은 31.8μ초이다.
3) HBLANK : 수평블랭킹(blanking)신호. 영상정보 또는 경계 영상정보가 PIX DATA상에 주어지며, 각각의 상기 신호는 "H" 또는 "L"레벨에 있다.
4) PIX DATA : 그래픽제어기(106)에서 VRAM(영상정보메모리)으로 주 CPU(105)에 의하여 기입되고 그곳으로 부터 나오는 영상정보신호.
5) DCLK : PIX DATA의 도트타이밍을 결정하기 위한 도트클록신호.
[기본기능]
제 2 도는 제어회로(104)의 기본기능의 흐름도이다. 제 3 도는 본 발명에 채용되는 세선화 제어회로(108)의 블록도이며 제 4 도는 상기 회로의 타이밍도이다.
다음에 제 2 도에 도시된 기본기능이 제1, 3 및 4도와 관련하여 상세하게 설명될 것이다. 다음의 설명에서 나타나는 기능주기를 나타내는 숫자들은 제 2 도 및 제 4 도에서의 것과 동일하다. 처음에, 영상정보를 발생하는 주 CPU(105)는, VRAM을 제어하기 위한 그래픽제어기(106)의 BIOS 소프트웨어에 따라, 그래픽제어기(106)가 음극선관 디스플레이 시스템에서처럼 동일한 타이밍과 시퀀스를 가지는 상술한 신호를 발생하게 한다.
(1) 전원이 켜질때, 제어회로(104)는 기준클록발생기(113)로 부터의 기준클록 신호와 제 3 도에 도시된 수평동기주기 검출장치(301)에서의 HSYNC 신호를 비교하여 HSYNC 신호의 간격내에서 기준클록신호의 수를 카운트함으로써 HSYNC 신호의 간격을 검출하고 얻어진 정보를 동작시퀀스 제어장치(107)에 보낸다.
(2) 온도센서(114)는 FLC 패널(103)의 순환온도를 감지하고 온도정보(TEMP)를 동작시퀀스 제어장치(107)에 보낸다.
(3) FLC 패널(101)의 1라인 기입을 위하여 요구되는 주기(수평주사주기) 및 이것을 위한 구동전압(V)이 검출장치(301)에서의 주기(1)에서 얻어진 HSYNC 신호와 주기(2)에서 얻어진 TEMP 정보의 간격으로부터 결정된다. 상기 결정의 세부적인 것은 후에 설명될 것이다. 영상정보는 그래서 결정된 수평주사주기(1H)에 근거하여 1라인의 단위로 세선화 또는 스킵하며, 수직주사에서 라인점프의 수는 스킵되는 수로 부터 결정된다. 스킵되는 수(N-1)는 비월주사에서의 라인점프의 수에 해당한다.
만약 상기 수가 "2"이면, 제 1 필드 주사는 제1, 4, 7,…및 (3F-2)번째 주사라인과 함께 이루어지면, 제 2 필드주사는 제2, 5, 8,…및 (3F-1)번째 주사라인과 함께 이루어지고 제 3 필드주사는 제3, 6, 9,…및 3F번째 주사라인과 함께 이루어지며, 이때 F는 정수이다. 또한 본 발명에서, 제1 내지 제 3 필드주사동작의 순위는 상기 기술된 것에 한정되는 것이 아니라 임의의 비월주사로 이루어질 수 있다.
예를들어, 상술된 제 2 필드주사가 제일 먼저 실행되고 상술된 제 1 필드주사가 둘째로 실행된다. 그와같은 주사방법은 예를들어 일본국 특허 공개공보 제63-65494 및(1988.11.11 출원된) 일본국 특허출원 63-285141에서 개시되며, 그와 같이 다중비월주사가 본 발명에서 채택될 수도 있다.
(4)1H, 구동전압 및 스킵된 수를 계산한 후에, 동작시퀀스 제어장치(107)는 그래픽제어기(106)로 부터의 VSYNC 신호가 활성되는 것을 기다린다.
(5) VSYNC 신호의 활성상태를 확인후, 그 동작시퀀스 제어장치(107)는 주기(1)에서 검출된 간격과의 비교에 의하여 상기 간격에서의 종국의 변화를 검출하기 위하여 HSYNC 신호의 간격을 다시 검출한다. 이러한 동작은 특정그래픽 제어기에서 HSYNC 신호의 간격이 주 CPU(105)에 의하여 변화하기 때문에 실행된다.
임의의 변화의 존재에서, 시퀀스는 변화하는 1H의 시퀀스와 구동전압을 반복하기 위하여 주기(2)로 복귀한다. 이러한 동작은 VSYNC 신호가 활성되기까지 반복된다.
(6) 입력라인 레지스터(302)에서 동작시퀀스 제어장치(107)는 그래픽제어기와 함께 소정의 영상정보의 타이밍을 매칭하는 초기의 입력라인 정보(m)(영상정보의 시작전 및 VSYNC 신호가 활성화된 후의 HSYNC 신호의 수)를 세트한다.
HSYNC 카운터(303)는 VSYNC 신호에 의하여 리세트되고 각 HSYNC 신호에서 업 카운트를 시행한다. 상기 카운터의 카운트는 항상 비교기(304)에 공급되고 입력라인 레지스터(302)의 카운트와 비교된다. 상기의 2카운트가 상호 일치할때, 비교기(304)는 HSYNC 신호의 다음의 다운 시프트까지 "H" 레벨신호(DGATE)를 출력된다.
상기 DGATE 신호는 또한 DGATE 신호의 업시프트(up-shift)시 제어장치(107 )에 공급을 위한 인터럽션신호(IRQ1)를 발생시키는 인터럽션 신호발생기(305)에 제공된다.
(7) 상기 IRQ1 신호에 의하여, 동작시퀀스 제어장치(107)는 입력라인 레지스터(302)에 세트된 1라인의 영상정보가 전송되었으며 입력라인 레지스터(302)에 다음에 요구되는 입력라인 정보를 세트하는가를 확인할 수 있다.
이러한 정보의 카운트는 입력라인 레지스터(302)의 이전의 카운트(ILD)(=m)와 스킵수 "N-1"에 "1"을 가산하여 얻어진 N값과의 합이다. 제 4 도에 도시되는 예에서, 스킵수는 N-1=2이고, 입력라인 레지스터(302)에 세트되는 카운트는 ILD +3(m +3, m +6, m +9,…)와 같다. 한편 PIX DATA라인에 공급되는 영상정보는 이 주기에서 전송타이밍 제어장치(109)에 공급된다.
(8) 구동제어회로(112)에서 동작시퀀스 제어장치(107)는 FLC 패널(101)로의 기입을 위하여 초기주사 어드레스 래치데이타(SA)를 세트하고 공통구동기회로(102)와 세그먼트 구동회로(103)를 구동시키기 위하여 구동인에이블신호(DE)를 구동제어회로(112)에 보낸다. 상기 구동인에이블신호(DE)의 "H"레벨에 응하여, 구동제어회로(112)는 SDI신호(세그먼트 구동기회로(103)에 영상정보 전송을 위한 트리거신호)와 (FLC 패널(101)의 1H주기를 결정하는)패널 1H 타이밍신호(HT)를 활성화한다.
(9) 동작시퀀스 제어장치(107)는 입력라인 레지스터의 카운트(ILD +3=m +3, m +6, m +9,…)에 해당하는 영상정보용 전송인식 신호로서 역할을 하는 인터럽션신호(IRQ1)를 수신한다. 상기 신호의 수신을 확인후, 동작시퀀스 제어장치(107)는 입력라인 레지스터(302)에 해당영상 정보를 세트하고 그것을 구동제어회로(112)에 전송한다. 또한 상기 신호의 수신을 확인함에 따라, 제어장치(107)는 입력라인 레지스터(302)에 주사어드레스 데이타(SA+N)를 세트하고 상기 데이타를 구동제어회로(112)에 전송한다. 공통구동기회로(102)에서 구동제어회로(112)는 주기(8)에서 세트된 주사어드레스 래치데이타(SA)를 세트한다. 동시에 공통구동기회로(102)와 세그먼트 구동기회로 (103)에 공급하기 위하여 패널 1H 타이밍신호(HT)를 발생시킨다. 이러한 동작을 통하여, 공통 구동기회로(102)는 어드레스된 주사라인의 삭제를 실행한다. 상기 어드레스된 주사라인에 데이타기입은 세그먼트 구동기회로(103)에 전송되는 영상정보에 근거하여 다음 패널 1H 주기에서 실행된다.
또한 이러한 주기동안에 구동제어회로(112)는 SDC 신호를 해제하고 주기(7)에서 타이밍제어장치(109)로부터 들어간 영상정보(DATA)가 공통구동기회로(102)와 세그먼트 구동기회로(103)의 신호전송률을 매치시키는 율을 가지고 영상정보제어장치(110)를 통하여 세그먼트 구동기회로(103)로 동시에 전송된다.
제 4 도는 2560도트의 영상데이타(ID)(영역계조를 위하여 4도트로 구성된 각 픽셀)가 8비트 병렬모드에서 100n초의 싸이클로 세그먼트 구동기회로(103)로 전송되는 경우의 타이밍을 도시한다. 패널의 1H가 상기 언급된 률을 갖춘 데이타전송을 위하여 요구되는 시간보다 더 길면, 세그먼트 구동기회로(103)는 데이타 전송후 차이에 해당하는 주기 동안 대기상태로 남는다.
(10) 동작시퀀스 제어장치(107)는 FLC 패널(101)용 필드(그래픽제어용 프레임)가 완결되었는지를 구별한다. 필드의 완결은 헌재 입력데이타(LLD)와 "n "의 합이 그래픽제어기(106)로부터 전송된 주사어드레스 데이타의 카운트를 초과할때 확인된다. 그와 같은 경우에 시퀀스는 다음 필드의 데이타의 엔트리를 시작하기 위한 주기(4)로 복귀한다. 만약 상기 합이 카운트보다 작으면, 시퀀스는 후속동작을 반복하기 위하여 주기(9)로 복귀한다.
(11) 동작시퀀스 제어장치(107)는 주기(10)에서 필드의 완결이 N번 반복되었는지의 여부를 판별한다. 만약 벌써 N번 반복되었다면, FLC 패널(101)은 프레임의 영상정보를 수신한다. 만약 N보다 작으면, 시퀀스는 후속동작을 반복하기 위하여 주기(4)로 복귀한다. 동시에 초기입력라인데이타(m)가 다음 필드의 데이타를 수신하기 위하여 단계적으로 증가된다. 랜덤비월주사동작이 "1"만큼의 증분대신에 1 내지 N에서 임의로 산택된 수만큼의 증분에 의하여 실현된다.
(12) 만약 프레임의 데이타기입이 주기(11)에서 완결되면, 제어회로(104)는 FLC 패널(101)용 온도보상을 위한 타이밍이 도달한지의 여부를 판별한다.
상기 타이밍은 프레임의 수에 따라 결정된다. 만약 프레임의 영상기입이 소정수만큼 반복되면, 시퀀스는 1H와 구동정압을 다시 세트하며 후속동작을 반복하기 위하여 주기(2)로 복귀한다. 그렇지 않으면 시퀀스는 주기(4)로 복귀한다.
제 4 도에서, PD와 BD는 IBM에 의하여 제작된 VGA에서 사용되는 영상정보와 경계정보를 각각 나타낸다.
[1H와 구동전압(V)의 결정]
주기(3)에서, 최적의 1H와 구동전압(V)이 FLC 패널(101)의 순환온도와 HSYNC 신호의 간격에 따라 결정된다. FLC 패널(101)의 온도특성은 상기의 1H와 V 에 의해서 결정된다. 동작시퀀스 제어장치(107)는 FLC 패널(101)을 구동시키기 위하여 순환온도의 함수로써 1H와 V를 나타내는 테이블을 여기에 제공한다. 순환온도에 비례하여 온도센서(114)에 의하여 검출되는 아날로그 전압이 제어장치(107)에서 디지탈값으로 변환되며, 상기 1H와 V가 상기 디지탈값에 따라 상기 테이블로 부터 결정된다. 그러나 상기 결정은 FLC 패널의 구동동작에서 인터럽션을 형성하지 않도록 하기위하여 1H가 그래픽제어기(106)로 부터 공급되는 HSYNC 신호의 간격의 배수이어야 하는 조건을 만족하여야 한다. 상기 결정의 방법이 다음에 설명될 것이다.
제5a도는 제어장치(107)에 기억된 순환온도의 함수로써 1H와 구동전압 (V)을 나타내는 기준테이블과 대응챠트를 도시하며 제5b도는 구동전압 (V)과 관련하여 1H의 가변공차를 표시하는 테이블을 도시한다.
1. 처음에, 순환온도에 해당하는 아날로그 전압의 A/D 변환에 의하여 얻어지는 디지탈 값에 근거하여, FLC 패널(101)용 최적의 1H와 V가 제5a도에 도시된 테이블로 부터 결정된다.
2. 순환온도의 디지탈 값(Tk)에 해당하는 1H와 V의 최적 값이 각각 1Hk와 Vk로써 취급된다.
HSYNC 신호의 간격의 다수의 N이 다음의 식으로 부터 결정된다.
N-1은 1라인의 단위로 스킵하는 영상정보의 최소값(비월값(interlace value))을 나타낸다.
1Hk/HSYNC 신호간격=n
N=n의 소수부를 반올림해서 얻은 정수
3. 다음에 실제 스킵값이 2에서 결정된 N-1에 정수 X를 더하여 결정된다.
X는 스킵값이 최소화되면 ○으로써 선택된다. 그러면 1H는 HSYNC 신호의 간격만큼 (N-1+X)를 곱함으로써 결정된다.
1H=HSYNC 간격×(N-1+X)
4. 3에서 결정된 1H가 1Hk와 같으면, Vk는 구동전압(V)이 된다.
만약 1H가 1Hk의 같지 않지만 1Hk와 1Hk +1 사이에 위치하면, Vk와 Vk +1을 위한 1H의 가변공차가 제5b도로 부터 결정된다. 상기,공차는 또한 제어장치(107)에서 사전에 기억된다.
5. 그리고 나서 1H가 4에서 결정된 Vk에 해당하는 1HKmax와 1HKmin 사이에 또는 VK +1에 해당하는 1HK +1max와 1HK +1min 사이에 존재하는지 여부를 체크하고, 상기의 1H를 포함하는 섹션에 해당하는 값(V)이 구동전압(V)으로서 선택된다.
양섹션이 1H를 포함하면, 구동전압(V)이 1Hk 또는 1H에 더욱 밀접한 1Hk +1에 대응하여 결정된다.
강유전성 액정디스플레이 패널과 그것을 위한 구동방법이 예를들어 카나베등의 미국특허 제4,655,561호 또는 오까다등의 미국특허 제4,800,382에 개시된 것들일 수 있다.
이전에 설명한 것처럼, 본 발명은 그래픽제어기를 부터 활용가능한 FLC 패널에 적절한 영상정보를 전송하고 거기에 상기 정보를 기입할 수 있는 제어회로(104)의 사용에 의하여 단지 음극선관 디스플레이 시스템용 표준 출력신호를 활용하여 원래 음극선관 디스플레이 시스템용으로 설계된 그리고 그래픽제어기(106)에 있는 BIOS ROM 에 어떠한 변화없이 FLC 패널(101)에 다중비월기입을 이룰 수 있게 한다.
그래서, 비록 영상정보기입용 프레임주파수가 FLC 패널(101)의 순환온도에서의 변화때문에 변화할지라도,음극선관 디스플레이 시스템용 응용 소프트웨어가 음극선관 디스플레이 시스템과 호환성을 유지하면서 주 CPU상에서 동작될 수 있다.

Claims (22)

  1. 영상정보가 소정의 수평주사주기에 근거해서 1라인의 단위로 세선화 또는 스킵되며, 수직주사에서 라인 점프의 수가 스킵되는 수로부터 결정되는 비월주사 방식으로 디스플레이 장치를 제어하는 영상 정보제어장치에 있어서, a) 소정간격으로 전송되는 영상정보를 수신하기 위한 제 1 수단 ; 및 b) 스킵되지 않은 영상정보가 지정된 수평주사주기와 동기화하여 전송될 수 있는 방식으로 상기 수신된 영상정보를 스킵함으로써 상기 수신된 영상정보를 제어하기 위한 제 2 수단을 포함하는 것을 특징으로 하는 영상정보 제어장치.
  2. 제 1 항에 있어서, 상기 스킵되지 않은 영상정보를 디스플레이 패널에 전송하기 위한 수단을 더 포함하는 것을 특징으로 하는 영상정보 제어장치.
  3. 제 2 항에 있어서, 상기 디스플레이 패널이 메모리효과를 가지는 것을 특징으로 하는 영상정보 제어장치.
  4. 제 2 항에 있어서, 상기 디스플레이 패널에 강유전성 액정이 제공되는 것을 특징으로 하는 영상정보 제어장치.
  5. a) 소정간격으로 전송되는 영상정보를 수신하기 위한 제 1 수단 ; b) 상기 수신된 영상정보의 전송간격과 지정 수평주사주기를 비교하기 위한 제 2 수단 ; 및 c) 스킵되지 않은 영상정보가 지정된 수평주사주기와 동기화하여 전송될 수 있는 방식에서 상기 제 2 수단에 의하여 비교되는 정보에 따라 상기 수신된 영상정보를 스킵하여 상기 수신된 영상정보를 제어하기 위한 제 3 수단을 포함하는 것을 특징으로 하는 영상정보 제어장치.
  6. 제 5 항에 있어서, 상기 스킵되지 않은 영상정보를 디스플레이 패널에 전송하기 위한 수단을 더 포함하는 것을 특징으로 하는 영상정보 제어장치.
  7. 제 6 항에 있어서, 상기 디스플레이 패널이 메모리효과를 가지는 것을 특징으로 하는 영상정보 제어장치.
  8. 제 6 항에 있어서, 상기 디스플레이 패널에 강유전성 액정이 제공되는 것을 특징으로 하는 영상정보 제어장치.
  9. a) 온도를 검출하기 위한 제 1 수단 ; b) 검출된 온도에 따라 수평주사주기를 지정하기 위한 제 2수단 ; c) 소정간격에서 전송되는 영상정보를 수신하기 위한 제 3 수단 ; d) 상기 제 2 수단에 의하여 지정된수평주사주기와 상기 수신된 영상정보의 전송간격을 비교하기 위한 제 4 수단 ; 및 e) 스킵되지 않은 영상정보가 수평주사주기와 동기화하여 전송될 수 있는 방식으로 상기 제 4 수단에 의한 비교에 의한 정보에 따라상기 수신된 영상정보를 스킵함으로써 상기 수신된 영상정보를 제어하기 위한 제 5 수단을 포함하는 것을 특징으로 하는 영상정보 제어장치.
  10. 제 9 항에 있어서, 상기 스킵되지 않은 영상정보를 디스플레이 패널에 전송하기 위한 수단을 더 포함하는 것을 특징으로 하는 영상정보 제어장치.
  11. 제10항에 있어서, 상기 디스플레이 패널이 메모리효과를 가지는 것을 특징으로 하는 영상정보 제어장치.
  12. 제10항에 있어서, 상기 디스플레이 패널에 강유전성 액정이 제공되는 것을 특징으로 하는 영상정보 제어장치.
  13. 제 9 항에 있어서, 상기 수평주사주기가 구동전압에 따라 가변되는 것을 특징으로 하는 영상정보 제어장치.
  14. a) 주사전극과 정보전극으로 구성되는 매트릭스 전극을 가지고 제공되는 디스플레이 패널 ; b) 상기 주사 및 정보전극을 구동시키기 위한 제 1 수단 ; c)영상정보를 발생하고 소정간격으로 상기 영상정보를 전송하기 위한 제 2 수단 ; d) 상기 제 2 수단으로부터 전송된 영상정보를 수신하며, 스킵되지 않은 영상정보가 지정된 수평주사주기와 동기화하여 상기 제 1 수단에 전송될 수 있는 방식으로 소정간격에서 상기 수신된 정보를 스킵함으로써 상기 수신된 영상정보를 제어하기 위한 제 3 수단을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  15. 제14항에 있어서, 상기 디스플레이 패널이 메모리효과를 가지는 것을 특징으로 하는 디스플레이 시스템.
  16. 제14항에 있어서, 상기 디스플레이 패널에 강유전성 액정이 구비된 것을 특징으로 하는 디스플레이 시스템.
  17. a) 주사전극과 정보전극으로 구성되는 매트릭스 전극을 가지고 제공되는 디스플레이 패널 ; b) 상기 주사 및 정보전극을 구동시키기 위한 제 1 수단 ; c)영상정보를 발생하고 소정간격으로 상기 영상정보를 전공하 위한 제 2 수단 ; d) 상기 제 2 수단으로 부터 전송된 영상정보를 수신하며 상기 수신된 정보의 전송의 간격과 지정 수평주사주기를 비교하기 위한 제 3 수단 ; 및 e) 스킵되지 않은 영상정보가 상기 지정 수평주사주기와 동기화하여 전송될 수 있는 방식으로 제 3 수단에 의한 비교에 따른 정보에 따라 상기 수신된 영상정보를 스킵함으로써 상기 수신된 영상정보를 제어하기 위한 제 4 수단을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  18. 제17항에 있어서, 상기 디스플레이 패널이 메모리효과를 가지는 것을 특징으로 하는 디스플레이 시스템.
  19. 제17항에 있어서, 상기 디스플레이 패널에 강유전성 액정이 구비된 것을 특징으로 하는 디스플레이 시스템.
  20. a) 주사전극과 정보전극으로 구성되는 매트릭스 전극을 가지고 제공되는 디스플레이 패널 ; b) 상기 주사 및 정보전극을 구동시키기 위한 제 1 수단 ; c)영상정보를 발생하고 소정간격으로 상기 영상정보를 전송하기 위한 제 2 수단 ; d) 상기 디스플레이 패널의 온도를 검출하기 위한 제 3 수단 ; e) 검출된 온도에 따라 수평주사신호를 지정하기 위한 제 4 수단 ; f) 상기 제 2 수단으로 부터 전송된 영상정보를 수신하며 상기 수신된 영상정보의 전송간격과 상기 제 4 수단에 의하여 지정된 수평주사주기를 비교하기 위한 제 5 수단 ; 및 g) 스킵되지 않은 영상정보가 상기 지정 수평주사주기와 동기화하여 전송될 수 있는 방식으로 상기 제 5 수단에 의한 비교에 따른 정보에 따라 상기 수신된 영상정보를 스킵함으로써 상기 수신된 영상정보를 제어하기 위한 제 6 수단을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  21. 제20항에 있어서, 상기 디스플레이 패널이 메모리 효과를 가지는 것을 특징으로 하는 디스플레이 시스템.
  22. 제20항에 있어서, 상기 디스플레이 패널에 강유전성 액정이 구비된 것을 특징으로 하는 디스플레이 시스템.
KR1019910010062A 1990-06-18 1991-06-18 영상정보 제어장치 및 디스플레이 시스템 KR940007823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2160499A JP2899073B2 (ja) 1990-06-18 1990-06-18 画像情報制御装置
JP2-160499 1990-06-18

Publications (2)

Publication Number Publication Date
KR920001313A KR920001313A (ko) 1992-01-30
KR940007823B1 true KR940007823B1 (ko) 1994-08-25

Family

ID=15716260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010062A KR940007823B1 (ko) 1990-06-18 1991-06-18 영상정보 제어장치 및 디스플레이 시스템

Country Status (5)

Country Link
EP (1) EP0462541B1 (ko)
JP (1) JP2899073B2 (ko)
KR (1) KR940007823B1 (ko)
AT (1) ATE151189T1 (ko)
DE (1) DE69125419T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757352A (en) * 1990-06-18 1998-05-26 Canon Kabushiki Kaisha Image information control apparatus and display device
JPH04371998A (ja) * 1991-06-21 1992-12-24 Canon Inc 駆動装置
DE69321873T2 (de) * 1992-05-19 1999-05-20 Canon Kk Verfahren und Einrichtung zur Steuerung einer Anzeige
JP3544022B2 (ja) * 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2579933B2 (ja) * 1987-03-31 1997-02-12 キヤノン株式会社 表示制御装置
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路

Also Published As

Publication number Publication date
EP0462541A2 (en) 1991-12-27
DE69125419T2 (de) 1997-09-04
ATE151189T1 (de) 1997-04-15
EP0462541A3 (en) 1992-12-09
EP0462541B1 (en) 1997-04-02
KR920001313A (ko) 1992-01-30
DE69125419D1 (de) 1997-05-07
JPH0451086A (ja) 1992-02-19
JP2899073B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
US5699075A (en) Display driving apparatus and information processing system
EP0834107B1 (en) Power down mode for computer system
US6100872A (en) Display control method and apparatus
KR960003962B1 (ko) 스캐닝 프레임 또는 복수의 도트 각각의 그레이 스케일 디스플레이 제어용 칼라 패널 디스플레이 제어 장치
US5790083A (en) Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
EP0513551A2 (en) Image display apparatus
US5784037A (en) Display system
WO2003100508A1 (en) A liquid crystal display apparatus and a driving method thereof
KR101354269B1 (ko) 액정 표시 장치
US5293474A (en) System for raster imaging with automatic centering and image compression
US11837143B2 (en) Display apparatus and a method of driving the same
US5379051A (en) Method and apparatus for rearranging and displaying line data
KR940007823B1 (ko) 영상정보 제어장치 및 디스플레이 시스템
US4270125A (en) Display system
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
US5757352A (en) Image information control apparatus and display device
US4642626A (en) Graphic display scan line blanking capability
US4860251A (en) Vertical blanking status flag indicator system
US5736972A (en) Liquid crystal display apparatus capable of displaying a complete picture in response to an insufficient video signal
EP0519743B1 (en) Image information control apparatus and display device
JP2017161680A (ja) 液晶表示装置
JPH07191630A (ja) Ｌｃｄマルチシンクモニター方法
KR101330737B1 (ko) 표시 장치
US6191762B1 (en) Timing control circuit of AC type plasma display panel system
JP2919248B2 (ja) Ｌｃｄマルチスキャンモニタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030807

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee