KR940007056B1 - Forming method of interlayer insulating film - Google Patents

Forming method of interlayer insulating film Download PDF

Info

Publication number
KR940007056B1
KR940007056B1 KR1019910008064A KR910008064A KR940007056B1 KR 940007056 B1 KR940007056 B1 KR 940007056B1 KR 1019910008064 A KR1019910008064 A KR 1019910008064A KR 910008064 A KR910008064 A KR 910008064A KR 940007056 B1 KR940007056 B1 KR 940007056B1
Authority
KR
South Korea
Prior art keywords
insulating film
aluminum
film
forming
deposited
Prior art date
Application number
KR1019910008064A
Other languages
Korean (ko)
Inventor
이재월
Original Assignee
주식회사 대우
김우중
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우, 김우중 filed Critical 주식회사 대우
Priority to KR1019910008064A priority Critical patent/KR940007056B1/en
Application granted granted Critical
Publication of KR940007056B1 publication Critical patent/KR940007056B1/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The method includes the steps of forming an oxide layer on a silicon wafer, depositing a first aluminum on the oxide layer by sputtering, depositing an oxidised nitride having compressive stress on first aluminum by plasma chemical vapor deposition method, forming a predetermined photoresist pattern on the oxidized nitride, forming a via hole in a predetermined portion and carrying out planarizing process, forming a second aluminum layer on the resultant.

Description

반도체의 이중금속층 절연막 형성방법Method of forming double metal layer insulating film of semiconductor

도면은 본 발명을 실시하기 위한 공정도.Figure is a process chart for practicing the present invention.

본 발명은 반도체 제조공정중 이중금속층(DOUBLE METAL LAYER)의 절연막 형성방법에 관한 것이다.The present invention relates to a method of forming an insulating film of a double metal layer (DOUBLE METAL LAYER) during the semiconductor manufacturing process.

종래의 이중금속층 절연막 형성 방법은 절연막의 형성 및 절연막 평탄화 작업이 매우 복잡하고 단위공정비용이 많이 소요된다. 또한, 알루미늄 배선간의 선폭이 매우 작고 표면단차가 심할 경우에는 비다이스의 수율 및 신뢰성이 결정적으로 저하되는 문제가 있는 것이다.In the conventional double metal layer insulating film forming method, the formation of the insulating film and the planarization of the insulating film are very complicated and the unit process cost is high. In addition, when the line width between the aluminum wirings is very small and the surface step is severe, there is a problem in that the yield and reliability of the beads are decisively reduced.

이러한 종래의 이중금속층 작업도를 다음의 <표-1>로 보였다.This conventional double metal layer operation diagram is shown in the following Table-1.

[표 1]TABLE 1

<표-1> 기존의 이중금속층 작업도Table 1 Existing Double Metal Layer Work Diagram

*참고 : <표-1>의 [방법1], [방법2], [방법3]은 각각 별도의 평탄화작업 방법이다.* Note: [Method 1], [Method 2] and [Method 3] of <Table-1> are separate flattening methods.

이러한 종래의 이중금속층 절연막중 인산화막의 경우 제1알루미늄 배선간의 선폭이 아주 작은 경우에는 알루미늄 배선간의 틈새를 충분히 매립시키지 못하고 공동(덜 채워진 작은 공간)을 발생시키며 증착온도가 고온이어서 알루미늄의 힐록(HILLOCK)을 충분히 억제하지 못해 알루미늄 층간의 단락을 유발시킨다. 또한 사용온도에 제한을 받으므로 충분한 평탄화를 이룰 수 없게 되는 것이다.In the case of the phosphorylated film of the conventional double metal layer insulating film, when the line width between the first aluminum wirings is very small, the gap between the aluminum wirings is not sufficiently filled, and a cavity (small filled space) is generated. ) Is not sufficiently suppressed, causing a short circuit between the aluminum layers. In addition, since the use temperature is limited, it is impossible to achieve sufficient planarization.

이러한 힐록성장 및 공동발생으로 충분치 못한 평탄화는 디바이스의 누설전류를 크게하고 신뢰성 및 수율을 떨어뜨리며 수명을 단축시킨다.Inadequate planarization due to such hillock growth and cavitation can increase the leakage current of the device, reduce reliability and yield, and shorten the lifetime.

아울러, 종래의 절연막중 질화막의 경우에는 막 자체의 응력 조절이 어렵고, 막 자체의 응력이 높아 공정진행중 발생하는 열적응력(THERMAL STRESS)에 의해 균열(CRACK) 발생 가능성이 높다. 또한 높은 막응력이 디바이스 작동시 기능을 현저하게 떨어뜨린다. 또한 질화막 자체만으로는 매립평탄성이 불량하여 단독으로 이중금속층 절연막으로 사용하지 못하고 다른 물질과 같이 사용해야 하는 단점이 있다. 실제로 스핀온그라스(SOG)나 폴리아미다졸 퀴나졸린(PIQ)등은 평탄성에 있어서는 매우 우수하나 <표-1>에서 보는 바와같이 단독으로 평탄화 작업에 쓸수 없고 공정중 굽기(BAKE) 및 숙성(CURING)을 필요로 하여 장시간이 소요된다. 또한 스핀온그라스등은 굽기 및 숙성 과정에서 크랙발생이 많고 공정의 복잡성으로 인하여 생산성이 크게 저하된다.In addition, in the case of the nitride film of the conventional insulating film, it is difficult to control the stress of the film itself, and the stress of the film itself is high, so that a crack is likely to occur due to thermal stress generated during the process. In addition, high film stresses significantly degrade functionality during device operation. In addition, the nitride film itself has a poor buried flatness, so it cannot be used alone as a double metal layer insulating film, and has to be used together with other materials. In fact, spin-on-grass (SOG) and polyamidazole quinazoline (PIQ) are very good in flatness, but as shown in <Table-1>, they cannot be used for flattening alone, and in-process baking and curing It takes a long time. In addition, spin-on-glass has a lot of cracks during baking and aging, and productivity is greatly reduced due to the complexity of the process.

폴리이미다졸 퀴나졸린 등도 실리콘과 알루미늄등과의 열팽창 계수차가 커서 디바이스 크기에 제한을 받으며 이들재료들을 이중금속층 절연막으로 독단적으로 사용할 경우에는 핀홀과 크랙등의 영향으로 금속 배선간의 단락과 누설전류의 문제를 야기시킨다. 이와같은 종래의 절연막 형성시의 평탄화 방법은 절연막의 특성으로 인하여 공정이 매우 복잡하고 장시간이 소요되며 다층배선구조에서 신뢰성 확보에 중요한 요소인 알루미늄의 힐록제어, 완벽한 평탄화의 실현등이 어려워 디바이스의 실뢰성에 문제점이 야기되는 것이다.Polyimidazole quinazoline is also limited in device size due to the large thermal expansion coefficient difference between silicon and aluminum, and when these materials are used arbitrarily as a double-metal layer insulating film, short holes and leakage currents between metal wirings are affected by the effects of pinholes and cracks. Cause. The conventional planarization method for forming an insulating film is very complicated and takes a long time due to the characteristics of the insulating film. The problem is the reliability.

이러한 문제들을 해결하기 위하여 본 발명은 적절한 절연막을 사용하고 평탄화와 비아 홀 에칭을 동시에 진행함으로써 공정의 간소화 및 공정시간 단축에 의한 생산성의 향상과 완벽한 매립 평탄화 기술의 실현 및 적절한 절연층의 사용으로 다바이스의 신뢰성을 향상시킬 수 있도록 하였다.In order to solve these problems, the present invention uses an appropriate insulating film and simultaneously performs planarization and via hole etching, thereby improving productivity by simplifying the process and shortening the process time, realizing perfect filling planarization technology, and using an appropriate insulating layer. To improve the reliability.

즉, 절연막의 매립평탄성이 우수해야 하고 막자체의 응력 조절이 용이해야 하며, 공정이 간단하고 막 성질이 디바이스 특성에 영향을 안 미쳐야 한다는 조건을 만족시키기 위하여 본 발명은 절연막으로 산화질화막을 사용하고 산화질화막과 포토리지스트의 선택적 에팅을 이용하여 평탄화 및 비아 홀 형성 작업을 동시에 진행할 수 있도록 한 것이며, 매립 평탄성이 우수하여 별도의 평탄화 공정이 필요없도록 한 것으로, 특히 산화질화막은 알루미늄 선폭 및 간격이 매우좁고 표면단차와 굴곡이 큰 데서도 매립평탄성이 우수하고 막의 응력을 적절한 수준으로 조절할 수 있기 때문에 디바이스 제조시나 작동시에 발생하는 열적인 스트레스에 민감하지 않으므로 디바이스의 신뢰성을 향상시키게 되는 것이며, 이러한 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.That is, the present invention uses an oxynitride film as the insulating film in order to satisfy the condition that the insulation flatness of the insulating film should be excellent, the stress control of the film itself should be easy, and the process should be simple and the film properties should not affect the device characteristics. The selective etching of the oxynitride film and the photoresist allows simultaneous planarization and via hole forming operations, and the buried flatness is excellent so that a separate planarization process is not necessary. In particular, the oxynitride film has an aluminum line width and spacing. In the case of very narrow and large surface level difference and curvature, the buried flatness is excellent and the stress of the film can be adjusted to an appropriate level, so it is not sensitive to thermal stress generated during device manufacturing or operation, thereby improving the reliability of the device. With reference to the accompanying drawings of the present invention If you explain in detail as follows.

제1알루미늄배선과 제2알루미늄배선 사이의 절연막은 플라즈마 기상화학증착(PLASMA ENHANCEDCHEMICAL VAPOR DEPOSITION) 법을 이용하여 산화질화막(OXYNITRIDE, SixNyOz : x, y, z는 비화학 양론적 계수)으로 증착한다.The insulating film between the first aluminum wiring and the second aluminum wiring is deposited by an oxynitride film (OXYNITRIDE, SixNyOz: x, y, z are non-stoichiometric coefficients) using a plasma vapor deposition method.

증착된 산화질화막 위에 포토리지스트(PHOTORESIST)를 회전도포 방식에 의해 도포하고 비아 홀(VIAHOLE:제1알루미늄배선과 제2알루미늄배선을 연결시켜 주는 관통구)을 웨이퍼에 마스킹한다. 비아 홀을 마스킹한 후 건식에칭 방법을 이용하여 포토리지스트와 산화질화막의 선택적 에칭비(SELECTIVEETCHING RATIO)를 0.9 : 1로 하여 건식에칭을 한다. 비아 홀 에칭동안 절연막의 평탄화 작업과 비아 홀 형성이 동시에 진행된다.A photoresist is applied on the deposited oxynitride film by a rotational coating method, and a via hole (VIAHOLE: a through hole connecting the first aluminum wiring and the second aluminum wiring) is masked on the wafer. After masking the via holes, dry etching is performed using a dry etching method with a selective etching ratio of the photoresist and the oxynitride film as 0.9: 1. During the via hole etching, the planarization of the insulating film and the via hole formation proceed simultaneously.

특히 이 기술은 제 1알루미늄 배선간의 간격이 매우 좁고 제 1알루미늄 배선의 표면단차가 커서 매립평탄화가 어려울 경우에 매우 효과적이며, 기존의 평탄화 기술에 비해 평탄화 작업과 비아 홀 에칭을 동시에 진행함으로써 생산성을 대폭 향상시키고, 이중금속층 공정의 필수적인 요건인 평탄성의 대폭향상, 공정의 간소화, 막응력에 대한 신뢰성의 대폭개선등으로 디바이스의 신뢰성을 향상시킨다.In particular, this technique is very effective when the gap between the first aluminum wirings is very small and the surface level of the first aluminum wiring is large, making it difficult to planarize the buried surface. It greatly improves device reliability by greatly improving flatness, simplification of process, and significant improvement in film stress.

이러한 본 발명을 실시예에 따라 더욱 상세히 설명하면 다음과 같다.When explaining the present invention in more detail according to the embodiment as follows.

[실시예]EXAMPLE

도면으로 제시된 공정도에서와 같이 실리콘 웨이퍼(Si WAFER)(그림[가]-1)위에 산화막(그림[가]-2)을 형성시킨 후 제1알루미늄(그림[나]-3)을 스퍼터 방식에 의해 증착한다.As shown in the drawing, an oxide film (Fig. 2) is formed on a silicon wafer (Si WAFER) (Fig. 1) and then the first aluminum (Fig. 3) is sputtered. By vapor deposition.

이와같이 하여 그림[나]와 같은 패턴을 완성한 후에 플라즈마 기상화학 증착법에 의하여 산화질화막(그림[다]-4)을 증착한다. 증착시 노내온도는 알루미늄 힐록성장을 최대로 억제하기 위하여 섭씨 320도의 저온에서 증착하며 이때 사용하는 가스는 실란(SiH4), 아산화질소(N2O), 암모니아(NH3) 등이다.In this manner, after completing the pattern shown in Fig. [B], an oxynitride film (Fig. [4] -4) is deposited by plasma vapor deposition. The furnace temperature during deposition is deposited at a low temperature of 320 degrees Celsius in order to suppress aluminum hillock growth to the maximum, and the gases used at this time are silane (SiH 4 ), nitrous oxide (N 2 O), and ammonia (NH 3 ).

절연막의 응력이 디바이스의 특성에 미치는 영향을 최소로하고 열적응력에 절연막이 파괴되는 현상을 제거하기 위해 절연막이 압축응력(COMPRESSIVE STRESS)의 특성을 갖게 하고 응력의 크기를 1.5∼1.9×109DYNE/CM2로 만든다. 응력의 주기적인 측정은 굴절률(REFRACTIVE INDEX)로 대신 측정한다. 이때의 굴절율은 1.78+/-0.02가 되는 것이며, 산화질화막이 갖는 이 정도의 압축응력은 힐록의 적당한 억제와 알루미늄과 실리콘의 응력 및 열팽창계수 차이에 의한 효과를 최소화 할 수 있게 되는 것이다. 또한, 산화질화막(그림[다]-4)의 두께는 2.4+/-0.2㎛로 증착하여 막자체의 등방성증착(CONFORMALDEPOSITION) 특성을 최대로 이용하여 그림[다]에서 보는 바와같이 증착후 거의 평탄화 표면을 갖게 된다. 이어서 산화질화막을 증착한 후에 포토리지스트(그림[라]-5)를 도포하게 되는바, 포토리지스트의 두께는 평탄성 정도를 최대로 하기 위하여 1.5μm 두께로 도포한다.In order to minimize the effect of the stress of the insulating film on the characteristics of the device and to eliminate the breakdown of the insulating film due to thermal stress, the insulating film has the characteristics of compressive stress and the magnitude of the stress is 1.5 to 1.9 x 10 9 DYNE. Make it / CM 2 Periodic measurement of stress is instead measured with the refractive index (REFRACTIVE INDEX). At this time, the refractive index is 1.78 +/- 0.02, and the compressive stress of the oxynitride film can minimize the effects of moderate suppression of hillock and the difference in stress and thermal expansion coefficient of aluminum and silicon. In addition, the thickness of the oxynitride film (Fig. 4) is deposited at 2.4 +/- 0.2 μm, and the planarization is almost flattened after the deposition as shown in Fig. C using the maximum isotropic deposition characteristic of the film itself. You have a surface. Subsequently, the photoresist (Fig. 5) is applied after the oxynitride film is deposited. The thickness of the photoresist is applied to a thickness of 1.5 μm to maximize the degree of flatness.

이와같이 포토리지스트(그림[라]-5)를 도포한 다음에 비아 홀 마스킹 작업(그림[마]-5)을 실시하여 비아 홀 마스킹 작업후에 건식 에칭 방법을 이용하여 비아 홀 관통 및 평탄화작업(그림[바])을 동시에 실시한다.After the photoresist (Fig. 5) is applied, the via hole masking operation (Fig. 5) is performed, and after the via hole masking operation, the through hole is penetrated and planarized by dry etching. Simultaneously perform the figure [bar].

이러한 평탄화 작업후 산화질화막(그림[마]-4)의 두께는 1.2∼1.4μm으로 되며, 그림[바]와 같이 평탄화 작업 및 비아 홀 관통작업이 이루어진 후에 그림[사]와 같이 제2알루미늄층을 증착하고, 제2알루미늄배선 작업이 끝나면 최종적으로 (그림[사])와 같은 평활도를 갖게 되는 것이다.After the planarization, the thickness of the oxynitride film (Fig. 4) becomes 1.2 to 1.4 μm, and after the planarization and the via hole penetrating operation are performed as shown in Fig. 2, the second aluminum layer is shown as Fig. 4 After the deposition of the second aluminum wiring work, the final smoothness will be as shown in (Fig. 4).

이와같이 하여 본 발명은 공정의 간소화 및 공정시간의 단축으로 생산성을 향상시키고, 제조되는 디바이스의 신뢰성을 향상시킬 수 있도록 할 수 있게 되는 유용한 발명이다.In this manner, the present invention is a useful invention that enables to improve the productivity and the reliability of the device to be manufactured by simplifying the process and shortening the process time.

Claims (1)

실리콘 웨이퍼 위에 산화막을 형성시킨후 제1알루미늄을 스퍼터 방식으로 증착하고, 그위에 플라스마 기상화학 증착법에 의하여 산화질화막을 증착하되, 압축응력의 특성을 갖게하며 그 응력의 크기를 l.5∼1.9×109DYNE/CM2하고 포토리지스트를 도포하여, 비아 홀 마스킹 작업을 실시한 후 건식에칭방법을 이용하여 비아 홀 관통 및 평탄화 작업을 동시에 실시하고 그위에 제2알루미늄 층을 증착하여서 됨을 특징으로 하는 반도체의 이중금속층 절연막 형성방법.After the oxide film is formed on the silicon wafer, the first aluminum is deposited by sputtering, and the oxynitride film is deposited thereon by plasma vapor deposition. The compressive stress has a characteristic of l.5-1.9 ×. 10 9 DYNE / CM 2 and the photoresist is applied, via hole masking is performed, and through hole etching and through flattening are simultaneously performed using a dry etching method, and a second aluminum layer is deposited thereon. A method of forming a double metal layer insulating film of a semiconductor.
KR1019910008064A 1991-05-17 1991-05-17 Forming method of interlayer insulating film KR940007056B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008064A KR940007056B1 (en) 1991-05-17 1991-05-17 Forming method of interlayer insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008064A KR940007056B1 (en) 1991-05-17 1991-05-17 Forming method of interlayer insulating film

Publications (1)

Publication Number Publication Date
KR940007056B1 true KR940007056B1 (en) 1994-08-04

Family

ID=19314613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008064A KR940007056B1 (en) 1991-05-17 1991-05-17 Forming method of interlayer insulating film

Country Status (1)

Country Link
KR (1) KR940007056B1 (en)

Similar Documents

Publication Publication Date Title
JP2640174B2 (en) Semiconductor device and manufacturing method thereof
KR950002948B1 (en) Insulating film forming method between the metal layer of semiconductor device
US6136688A (en) High stress oxide to eliminate BPSG/SiN cracking
KR940007056B1 (en) Forming method of interlayer insulating film
JP2541214B2 (en) Method for manufacturing semiconductor device
KR20100044227A (en) Interlayer insulation film and wiring structure, and their manufacturing method
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR100688758B1 (en) Method for forming gap fill of metal line for semiconductor
JP2606315B2 (en) Method for manufacturing semiconductor device
KR100241516B1 (en) Method of forming interlayer insulating film of semiconductor device
JPH07106330A (en) Formation of insulating layer in semiconductor device
KR940007067B1 (en) Planerizing method of interlayer insulating film using sog
KR19980025403A (en) Planarization Method of Semiconductor Device
KR100253338B1 (en) Method for forming wire of semiconductor device
KR100257749B1 (en) Method for manufacturing protection film of semiconductor device
KR100399901B1 (en) Method for forming intermetal dielectric of semiconductor device
KR100447983B1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE TO PREVENT CORROSION OF LOWER METAL LINE USING SiON LAYER INSTEAD OF SiO2 LAYER
US7482278B1 (en) Key-hole free process for high aspect ratio gap filling with reentrant spacer
KR19980056091A (en) Method of forming interlayer insulating film in semiconductor device
KR100637095B1 (en) Method of manufacturing semiconductor device
KR19990074939A (en) Metal wiring formation method of semiconductor device
KR20050000871A (en) Gap fill enhancing method using high density plasma
KR100652316B1 (en) Method for manufacturing inter metal dielectric layer of semiconductor device
KR0172838B1 (en) Flattening method of semiconductor device
KR100480230B1 (en) Metal wiring formation method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980722

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee