KR940006346Y1 - 반도체 조립장치 - Google Patents

Abstract

내용 없음.

Description

반도체 조립장치

제1도는 종래의 반도체 조립장치 구성도.

제2a도 내지 제2b도는 제1도에 따른 반도체 조립장치 공정 순서도.

제3도는 본 고안의 반도체 조립장치 구성도.

제4a도 내지 제4h도는 제3도에 따른 반도체 조립장치 공정 순서도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 2 : 알루미늄 패드

3 : 비활성층 4 : Cr/Cu/Au층

5 : 솔더범프 6, 8 : Cr층

7 : Cu층 9 : 기판

10 : Au범프 11 : 전도층

12 : 핀 13 : 부도체 페이스트

14 : PCB 기판 PR : 포토레지스트층

본 고안은 반도체 조립장치에 관한 것으로, 특히 펌프(Bump)를 가진 칩(Chip)과 핀을 가진 기판(Substrate)의 연결시에 파인피치(Fine Pitch)에 적합하도록 한 반도체 조립장치에 관한 것이다.

종래의 반도체 조립장치는 제2a도에 도시한 바와 같이 반도체(1)위에 알루미늄 패드(2)를 형성하고, 그 칩의 알루미늄 패드(2)위에 비활성층(3)을 형성시킨후 그 비활성층(3)을 선택적으로 에칭하고, 그 위에 Cr/Cu/Au층(4)을 형성한다. 이때 상기 Cr/Cu/Au층(4)은 접착층(Adhesion Layer)으로 사용되는 Cr층(4-1)을 스퍼터링(sputtering) 및 증착법(Evaporation)으로 500Å 정도로 증착하고, 상기 Cr층(4-1)위에 확산장벽층과 산화방지층인 Cu층(4-2)과 Au층(4-3)을 각각 1㎛, 1000Å 정도로 증착한 다음, 상기 산화방지층인 Au층(4-3)을 부분적으로 에칭하여 Cr/Cu/Au층(4)을 형성한다. 그런 다음, 위에 Pb/Sn으로 된 솔더펌프(5)를 증착시켜 패턴을 형성한다.

이와 같이 스퍼터링 또는 증착법으로 Cr/Cu/Au층(4)을 형성한 후에 다시 Pb/Sn을 차례로 스퍼터링(sputtering) 및 증착법(Evaporation)으로 증착하여 Pb/Sn의 비율이 95 : 5로 되면 상기의 소자를 350℃정도의 노(furnace) 속에 넣어 Pb/Sn 솔더(Solder)를 리플로(reflow)시켜서 원형의 솔더펌프(5)를 형성한다.

한편, 제2c도에 도시된 바와 같이, 다른 기판(9)위에 Cr/Cu/Au층(6~8)을 스퍼터링(sputtering)방법으로 차례로 증착한 후 솔더펌프(5)가 접촉될 부분의 Cr층(6)을 에칭시켜 솔더펌프(5)와 Cu층(7)이 접촉되도록 패턴을 형성한다.

결국, 제1도에 도시된 바와 같이 플럭스(Flux)를 이용하여 칩과 기판을 일시적으로 접착시킨 상태에서 고온의 노속에 방치함으로 칩과 기판이 접속된다.

상기에서 설명한 바와 같이 종래의 반도체 조립장치는 피치(pitch)가 8mil정도로 되어 칩의 패드배열이 원형인 경우 파인피치(Fine Pitch)용으로는 적용하기 어려운 문제점이 있었다.

본 고안은 종래의 문제점을 해결하기 위하여 칩의 펌프(Bump)와 기판의 핀(pin)이 접속되는 반도체 조립장치를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

본 고안의 반도체 조립장치는 제4a도 내지 제4h도에 도시된 바와 같이 반도체(1) 위에 알루미늄 패드(2)를 형성하고, 상기 알루미늄 패드(2)위에 비활성층(3)을 형성한 후 불필요한 부분을 선택적으로 에칭해 낸다. 이와 같이 비활성층(3)이 에칭된 일부의 알루미늄 패드(2) 위에 접착층(Adhesion Layer)으로 사용되는 500Å 정도의 Cr층(4-1)을 스퍼터링(sputtering) 및 증착(Evaporation)법으로 증착시키고, 상기 Cr층(4-1)위에 확산장벽층으로 사용되는 1㎛정도의 Cu층(4-2)과 산화방지층으로 사용되는 1000Å정도의 Au층(4-3)을 스퍼터링(sputtering) 및 증착(Evaporation)법으로 증착시킨다. (제4a도)

상기에서와 같이 Cr/Cu/Au층(4)을 연속적으로 증착시킨 후 그 위에 포토레지스트층(PR)을 20㎛정도로 제4b도와 같이 도포하고, 상기 포토레지스트층(PR)을 선택적으로 노출 및 현상시켜 불필요한 부분의 포토레지스트층(PR)을 제거하여 제4c도에 도시한 바와 같이 포토레지스트층(PR) 패턴을 형성한다. 그런다음 제4d와 같이 상기에서 제거된 포토레지스트층(PR)에 금속공정으로 전도성이 높은 Au를 노출된 부위에 증착한 후 상기 포토레지스트층(PR)을 제거한 다음 제4e도에 도시한 바와 같이 상기 Cr/Cu/Au층(4)을 패터닝하여 칩의 범프(10)를 형성한다.

한편, 기판의 핀형성은 제4f도에서와 같이 PCB기판(14)위에 전도층(11)을 도포하여 핀형성영역을 정의하고, 그 핀형성영역을 에칭하여 전도층(11)패턴을 형성한다. 그런 다음, 제4g도와 같이 상기 PCB기판(14)에 핀(12)이 주입될 홀을 형성한 다음 그 형성된 홀 내부에 전도층(11)을 형성하고, 텅스텐(W)으로 만들어진 핀(12)을 끝부분이 10~15㎛정도 돌출되도록 제4h도에서와 같이 삽입한다.

이후, 상기와 같이 형성된 10~15㎛정도 두께의 범프(10)를 가진 칩(chip)과 핀(12)을 가진 PCB기판(14)을 접촉시켜 본딩(Bonding)공정을 하면 제3도와 같은 반도체 장치를 제작할 수 있다.

상기에서 설명한 바와 같이 본 고안은 칩의 범프와 기판의 판이 접속됨으로서 파인피치(Fine Pitch)에 적용될 수 있고, 범프를 금(Au)으로 형성함으로써 전도성을 높일 수 있을 뿐만 아니라 플립칩(Flipchip) 본딩을 위한 솔더펌프(Solder Bump)나 탭을 위한 Au범프보다 두께를 줄일 수 있어 비용을 절감할 수 있는 효과가 있다.

Claims (3)

1. 다수의 패드를 갖는 반도체 칩과, 상기 패드위에 형성된 Cr/Cu/Au층과, 상기 Cr/Cu/Au층위에 형성되는 금(Au)으로 된 범프와, 접착력을 향상시키기 위해 상기 범프와 본딩된 핀이 형성된 기판으로 된 것을 특징으로 하는 반도체 조립장치.
2. 제1항에 있어서, 핀은 텅스텐(W)으로 이루어진 것을 특징으로 하는 반도체 조립장치.
3. 제1항 또는 제2항에 있어서, 핀은 10~15㎛정도 돌출된 것을 특징으로 하는 반도체 조립장치.