KR940005489Y1 - 스몰언더라인(Small Underline)형 반도체 패키지 - Google Patents

스몰언더라인(Small Underline)형 반도체 패키지 Download PDF

Info

Publication number
KR940005489Y1
KR940005489Y1 KR2019910019247U KR910019247U KR940005489Y1 KR 940005489 Y1 KR940005489 Y1 KR 940005489Y1 KR 2019910019247 U KR2019910019247 U KR 2019910019247U KR 910019247 U KR910019247 U KR 910019247U KR 940005489 Y1 KR940005489 Y1 KR 940005489Y1
Authority
KR
South Korea
Prior art keywords
semiconductor package
small
type semiconductor
underline
lead frame
Prior art date
Application number
KR2019910019247U
Other languages
English (en)
Other versions
KR930012116U (ko
Inventor
차기본
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910019247U priority Critical patent/KR940005489Y1/ko
Publication of KR930012116U publication Critical patent/KR930012116U/ko
Application granted granted Critical
Publication of KR940005489Y1 publication Critical patent/KR940005489Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

스몰언더라인(Small Underline)형 반도체 패키지
제1(a)도, 제1(b)도는 종래의 일반적인 반도체 패키지의 내부 구성 및 기판 장착 상태를 보이는 단면도로서, 제1(a)도는 PTH-타입(Pin Through Hole-Type)반도체 패키지, 제1(b)도는 SMT-타입(Surface Mounting Technology-Type)반도체 패키지.
제2도는 본 고안에 의한 PTH 타입 스몰 언더라인 반도체 패키지의 구성을 보이는 단면도.
제3(a)도, 제3(b)도는 본 고안에 의한 SMT 타입 언더라인 반도체 패키지의 구성을 보이는 단면도로서, 제3(a)도는 본드 패드가 칩의 양변부에 형성된 반도체 패키지, 제3(b)도는 본드 패드가 칩의 중앙부위에 형성된 반도체 패키지.
제4도는 본 고안에 사용되는 리드프레임의 절곡 포밍 상태를 보이는 사시도.
제5도는 본 고안에 의한 스몰 언더라인 반도체 패키지의 제작 과정을 보이는 블럭 다이아그램.
제6(a)도 및 제6(b)도는 본 고안에 의한 스몰언더라인 반도체 패키지의 아웃 리드포밍 과정을 보이는 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 리드프레임 12 : 인너리드
13 : 반도체 칩 13a : 본드패드
14 : 범프 15 : 몰딩컴파운드
16 : 아웃리드 17 : 서포팅바
본 고안은 반도체 장치에 관한 것으로 특히 리드프레임의 패들을 제거하고 기판과의 접속을 위한 아웃리드를 패키지의 배면에 형성하여 패키지의 경박단소화 및 고밀도 실장에 적합하도록한 스몰언더라인(Small Underline)형 반도체 패키지에 관한 것이다.
통상적인 반도체 패키지는 웨이퍼로부터 칩을 분리하는 소잉(Sawing)공정과, 개개로 분리된 칩을 리드프레임의 패들위에 부착하는 다이본딩(Die bonding)공정과, 칩의 외부연결단자인 패드(pad)와 리드프레임의 인너리드를 전기적으로 접속 연결하는 와이어본딩(Wire bonding)공정과, 와이어본딩이 끝난 칩을 보호하기 위해 칩과 리드프레임의 아웃리드를 포함하는 일정부위를 몰드하는 몰딩(Molding)공정과, 리드프레임의 댐바(Dambar)를 절단하는 트리밍(Trimming)공정과, 리드프레임의 아웃리드를 소정의 모양으로 절곡하는 포밍(forming)공정과, 통상적인 플래팅(plating)공정 및 마킹(Marking)공정의 순으로 제작되며, 상기의 포밍 공정에 따라 제1(a)도와 같은 SOP(Small Outline Package) 및 제1(b)도와 같은 SOJ(Small Outline J-Lead) 반도체 패키지등으로 분류된다.
즉, 통상적인 반도체 패키지는 제1도에 도시한 바와같이 리드프레임(1)의 패들(2) 위에 반도체 칩(3)이 부착되어 있고 그 반도체 칩(3)은 알루미늄(Aℓ)이나 금(Au)등과 같은 와이어(4)에 의해 리드프레임(1)의 언너리드(5)와 전기적으로 접속 연결되어 있으며, 와이어본딩이 끝난 칩(3)을 보호하기 위해 반도체 칩(3)와 리드프레임(1)의 아웃리드(6)를 포함하는 일정부위를 에폭시 수지등의 몰딩컴파운드(7)로 몰딩한 구성으로 되어 있으며, 제1(a)도 및 제1(b)도에 도시한 바와같이 기판(8)에 실장되어 동작하도록 되어 있다.
반도체 패키지를 기판에 실장함에 있어서는 제1(a)도에서 보는 바와같이 기판(8)에 형성된 홀(8a)에 아웃리드(6)를 삽입하여 배면에서 납땜 고정하는 PTH(Pin Through Hole) 타입으로 실장하거나, 제1(b)도에서는 보는 바와같이 기판(8)의 표면에 직접 솔더링하는 SMT(Surface Mounted Technology)타입으로 실장한다.
그러나, 이와같은 종래의 일반적인 반도체 패키지는 패키지의 바로 밑에 위치하게 되는 기판(8)을 이용하지 못하게 되므로 실장율이 낮고 고집적화의 최근 추세에 역행하는 것이었다.
단지 Sip 같은 싱글 인라인 패키지(Single in-line PKG)는 실장율을 높일 수는 있으나, 이는 에어리어(area) 형태의 실장율은 높히지만 볼륨(Volume)으로는 실장율을 높히지 못하는 것이었다.
즉, 종래의 패키지는 모든 리드프레임(1)의 아웃리드(6)가 패키지의 양 사이드(Side)로 돌출되어 기판(8)에 고정되는 관계로 실장율이 낮고 와이어본딩에 의하여 칩에 인터컨넥션(interconnection)되므로 패키지의 사이즈가 커지는 결함이 있었다. 즉, 최근의 경박단소화되는 패키지 추세에 부응하지 못하는 결함이 있는 것이었다.
또한, 반도체 칩(3)과 리드프레임(1) 그리고 몰딩컴파운드(7)의 열팽창(thermal expansion) 계수 차이로 인하 써멀 클랙(thermal crack)이 발생하여 패키지의 깨짐 불량이 발생하는 결함이 있는 것이었다. 즉 신뢰성이 저하되는 결함이 있는 것이었다.
이를 감안하여 안출한 본 고안의 목적은 상기한 바와같은 종래의 결함을 해소하고 패키지의 실장율을 높힘과 아울러 점차 경박단소화되는 패키지의 최근 추세에 적절하게 부응할 수 있게한 스몰언더라인형 반도체 패키지를 제공함에 있다.
이와같은 목적을 갖는 본 고안은 리드프레임의 패들을 제거하고 기판과의 접속을 위한 아웃리드를 패키지의 배면에 형성하여 실장율을 높힘과 아울러 리드프레임의 인너리드와 칩의 본드패드를 TAB(Tape Automated Bonding)방법으로 연결시킴으로써 패키지의 경박단소에 기여할 수 있도록 구성함을 특징으로 하고 있다.
이하에서는 이러한 본 고안을 첨부한 도면 제2도 내지 제6도에 의거하여 보다 상세히 설명하겠다.
제2도 및 제3(a)도, 제3(b)도는 본 고안에 의한 스몰언더라인형 반도체 패키지의 구성을 보이는 단면도로서 이에 도시한 바와같이 본 고안에 의한 반도체 패키지는 리드프레임(11)의 인너리드(12)와 반도체 칩(13)의 본드패드(13a)가 솔더(solder) 또는 골드(gold) 범프(bump)(14)를 매개로 열압착(thermal compression)에 의해 조인(Join)되고 그 주위에는 상기 반도체 칩(13)을 보호하기 위한 몰딩컴파운드(15)가 몰딩되며, 리드프레임(11)의 아웃리드(16)는 패키지의 배면으로 돌출 형성된 구성으로 되어 있다.
이와같이 구성된 반도체 패키지는 PTH 형태로 기판에 실장되거나, 제3(a)도, 제3(b)도에 도시한 바와같이 리드프레임(11)의 아웃리드(16)를 소정의 모양으로 절곡하여 SMT 형태로 기판(도시되지 않음)에 실장된다.
이때, 반도체 칩(13)의 본드패드(13a)가 칩의 양변부에 형성되어 있으면 제3(a)도와 같이 아웃리드(16)가 포밍되고 칩의 중앙부에 본드패드(13a)가 형성되어 있으면, 제3(b)도와 같이 아웃리드(16)가 포밍된다.
그리고, 상기 리드프레임(11)의 재질은 통상적인 리드프레임의 재질인 Cu 합금 및 Fe-Ni 합금 이외에도 써멀 미스매치(thermal mismatch)를 알기 위하여 Ni-Sn이 도금된 Mo합금(α=5.5×10-6), 인바아 얼로이(Invar alloy : α=1~5×10-6) 또는 코바 얼로이(Kovar alloy : α=3×10-6)등을 이용할 수 있으며, 이때 실리콘(Si)의 열팽창계수와 동일한 재질을 선택함이 바람직하다.
또한, 상기 몰딩컴파운드(15)의 재질은 종래의 에폭시계열의 수지 이외에도 BPDA-PDA 계열의 폴리이미드(polyimide)를 사용할 수 있고 패키지의 열전도 향상을 위하여 폴리이미드 프리커서(polyimide cursor)에 SiC나 SAl등의 열전도도가 높은 세라믹 파티클(Ceramic Particle)을 30% 정도까지 혼합시킨 것을 사용할 수 있으며, 이와같은 몰딩컴파운드 열전도도를 향상시킬 수 있고 기계적 강도를 높일 수 있는 장점이 있는 것이다.
이와같이 구성되는 본 고안에 의한 스몰언더라인형 반도체 패키지의 제작과정을 제4도 내지 제6도를 참조하여 살펴보면, 먼저 리드프레임(11)의 인너리드(12) 부분을 제4도에 도시한 바와같이 90°로 휘어서 피딩하고 반도체 칩(13)을 피딩하여 리드프레임(11)에 올려 놓은 다음 광학적(optically)으로 대강 어라인(align)한다.
그런다음 써멀 컴프레션(thermal compression)이나 핫에어(hot air)를 이용하여 반도체 칩(13)을 리드프레임(11)에 조인(Join)하고, 몰드다이(Mold Die)에서 몰딩을 한 후에 리드프레임(11)의 서포팅바(supporting bar)(17)를 트리밍하여, 리드프레임(11)의 아웃리드(16)를 소정의 모양으로 절곡하는 포밍공정을 행한 후, 통상적인 디플래쉬공정의 순으로 제작한다.
상기 포밍 고정은 제6(a)도, 제6(b)도에 도시한 바와같이 반도체 패키지의 배면으로 돌출된 복수개의 아웃리드(16)의 하측에 포밍디바이스(18)를 위치시킨 후 도시된 화살표 방향으로 힘을 가하면서 소정의 모양으로 절곡 형성한다.
이상에서 상세히 설명한 바와같이 본 고안에 의한 스몰언더라인형 반도체 패키지는 리드프레임의 아웃리드가 패키지의 배면에 형성되므로 실장율을 높일 수 있고 리드프레임의 인너리드와 반도체 칩의 본드패드가 와이어 본딩이 아닌 탭(TAB) 형태로 접속 연결되므로 패키지의 경박단소화에 기여할 수 있으며, 적정한 재료의 선택으로 써멀 크랙을 방지할 수 있어 신뢰성을 높일 수 있는 효과가 있다.
또한, 본드패드의 위치(반도체 칩의 양변부나 중간부)에 상관없이 패키지를 용이하게 구성할 수 있는 효과가 있다.

Claims (8)

  1. 리드프레임(11)의 인너리드(12)와 반도체 칩(13)의 본드패드(13a)가 범프(14)를 매개로 접속 연결되고, 몰딩컴파운드(15)에 의해 밀폐되며, 그 배면에는 기판과의 접속을 위한 복수개의 아웃리드(16)가 돌출 형성된 것임을 특징으로 하는 스몰언더라인형 반도체 패키지.
  2. 제1항에 있어서, 상기 리드프레임(11)은 반도체 칩(13)과 접속 연결되는 복수개의 인너리드(12)와 기판에 접속되는 아웃리드(16)가 90°의 각도를 이루며 연장 형성되고, 아웃리드(16)의 하측부에는 각각의 리드들을 연결하는 서포팅바(17)가 형성된 것을 특징으로 하는 스몰언더라인형 반도체 패키지.
  3. 제2항에 있어서, 상기 리드프레임(11)은 구리(Cu) 합금 또는 철(Fe)-니켈(Ni) 합금인 것을 특징으로 하는 스몰언더라인형 반도체 패키지.
  4. 제2항에 있어서, 상기 리드프레임(11)은 몰리브덴(Mo) 합금, 인바아(Invar)합금 또는 코바아(Kovar)합금인 것을 특징으로 하는 스몰언더라인형 반도체 패키지.
  5. 제1항에 있어서, 상기 범프(14)는 솔더 또는 골드(Au)인 것을 특징으로 하는 스몰언더라인형 반도체 패키지.
  6. 제1항에 있어서, 상기 몰딩커파운드(15)는 에폭시계열의 수지 또는 BPDA-PDA 계열의 폴리이미드 수지인 것을 특징으로 하는 스몰언더라인형 반도체 패키지.
  7. 제1항에 있어서, 상기 몰딩컴파운드(15)는 폴리이미드수지에 열전도성이 높은 세라믹 파티클을 혼합시킨 것임을 특징으로 하는 스몰언더라인형 반도체 패키지.
  8. 제7항에 있어서, 상기 세라믹 파티클은 SiC 또는 AlN인 것을 특징으로 하는 스몰언더라인형 반도체 패키지.
KR2019910019247U 1991-11-12 1991-11-12 스몰언더라인(Small Underline)형 반도체 패키지 KR940005489Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910019247U KR940005489Y1 (ko) 1991-11-12 1991-11-12 스몰언더라인(Small Underline)형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910019247U KR940005489Y1 (ko) 1991-11-12 1991-11-12 스몰언더라인(Small Underline)형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR930012116U KR930012116U (ko) 1993-06-25
KR940005489Y1 true KR940005489Y1 (ko) 1994-08-13

Family

ID=19322051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910019247U KR940005489Y1 (ko) 1991-11-12 1991-11-12 스몰언더라인(Small Underline)형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR940005489Y1 (ko)

Also Published As

Publication number Publication date
KR930012116U (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
US6621152B2 (en) Thin, small-sized power semiconductor package
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7943431B2 (en) Leadless semiconductor package and method of manufacture
KR100789348B1 (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US20050258524A1 (en) Semiconductor device and method of manufacturing the same
JP2008160148A (ja) 電子パッケージの形成方法
US20020056905A1 (en) Semiconductor device and method of fabricating the same
US20170221804A1 (en) Resin-encapsulated semiconductor device
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPS60167454A (ja) 半導体装置
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
US20230057405A1 (en) QFN Device Having A Mechanism That Enables An Inspectable Solder Joint When Attached To A PWB And Method Of Making Same
KR940005489Y1 (ko) 스몰언더라인(Small Underline)형 반도체 패키지
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
KR940007950B1 (ko) 수지밀봉형 반도체장치
JPWO2004030075A1 (ja) 半導体装置の製造方法
US20230411258A1 (en) Semiconductor device and corresponding method
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPH0855856A (ja) 半導体装置とその製造方法
US20220254706A1 (en) Semiconductor device
JP2002057244A (ja) 半導体装置およびその製造方法
JP4040549B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee