KR940004834Y1 - 차동 입력을 갖는 레벨 피크 검출 회로 - Google Patents

차동 입력을 갖는 레벨 피크 검출 회로 Download PDF

Info

Publication number
KR940004834Y1
KR940004834Y1 KR2019880014361U KR880014361U KR940004834Y1 KR 940004834 Y1 KR940004834 Y1 KR 940004834Y1 KR 2019880014361 U KR2019880014361 U KR 2019880014361U KR 880014361 U KR880014361 U KR 880014361U KR 940004834 Y1 KR940004834 Y1 KR 940004834Y1
Authority
KR
South Korea
Prior art keywords
transistors
transistor
detection circuit
level peak
differential input
Prior art date
Application number
KR2019880014361U
Other languages
English (en)
Other versions
KR900005362U (ko
Inventor
최고희
Original Assignee
금성 일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성 일렉트론 주식회사, 문정환 filed Critical 금성 일렉트론 주식회사
Priority to KR2019880014361U priority Critical patent/KR940004834Y1/ko
Publication of KR900005362U publication Critical patent/KR900005362U/ko
Application granted granted Critical
Publication of KR940004834Y1 publication Critical patent/KR940004834Y1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음.

Description

차동 입력을 갖는 레벨 피크 검출 회로
제1도는 종래의 레벨 피크 검출 회로도.
제2도는 본 고안의 레벨 피크 검출 회로도.
* 도면의 주요부분에 대한 부호의 설명
1, 1' : 바이어스 회로 2 : 커런트 미러(Cunrent Mirror)
3 : 신호원 콘트롤 회로 R1-R3 : 저항
C1-C4 : 콘덴서 Q1-Q14 : 트랜지스터
I : 전류원
본 고안은 레벨 비크치 검출 회로에 관한 것으로, 특히, 고주파수의 검파 산호에 대해 안정된 출력을 얻어 오디오나 통신용 기기에 적당하도록한 레벨 피크치 검출 회로에 관한 것이다.
종래에는 첨부도면 제1도에서와 같이 베이스와 에미터가 순차 접속된 트랜지스터(Q1-Q3)와 그를 구동시키기 위한 전류원(I)으로 구성되는 바이어스 회로(1)와 트랜지스터(Q4)와 병렬 연결된 콘덴서(C1) 및 트랜지스터(Q5)로 구성되어 상기 바이어스 회로(1)에 연결되고 입력 신호가 인가되는 신호원 콘트롤 회로(3), 스위치 트랜지스터(Q6)를 통해 신호원 콘트롤 회로(3)와 연결되는 트랜지스터(Q7)와 시정수 회로(C2, R2)가 연결된 트랜지스터(Q8)로 구성된 커런트 미러(2)로 구성되어 바이어스회로(1)는 직류 전압 레벨을 결정하여 회로의 다른 부분에 직류 전압을 공급하며 콘덴서(C1)에 의해 직류 전압이 차단될때 입력 신호의 양(+)의 반주기 동안 트랜지스터(Q5, Q6)에 의해 입력에 비례하는 출력 신호가 트랜지스터(Q6)의 에미터에 연결된 저항(R1)의 값에 의해 입력 신호에 비례하는 전류로 흐르게 되고, 커런트 미러(2)에 의해 시정수 회로(C2, R2)의 콘덴서(C2)에 입력 신호에 비례하는 출력 전압이 충전되어 출력된다.
또한 입력 신호의 음(-)의 반주기 동안에는 트랜지스터(Q5)가 오프되고, 트랜지스터(Q4)가 온이 되며 이때의 입력 신호는 출력 측에 전달되지 않는다.
따라서 트랜지스터(Q6)가 오프되고 커런트 미러(2)도 오프되어 입력 신호의 양의 반주기 동안 콘덴서(C2)에 충전되었던 전압이 저항(R2)을 통해 방전된다.
이때, 콘덴서(C2)와 저항(R2)의 시정수 값을 크게하면 신호의 피크치가 거의 유지된다.
그러나 상기한 바와 같이 종래의 기술은 일종의 반파 정류 회로와 같이 동작하여 피크치를 검파하므로 출력의 균형을 잃기 쉬우며 주파수가 높아질수록 출력 신호의 왜곡이 커지는 문제점이 있었다.
본 고안은 두 입력단을 차동 증폭단이 연결하는 구성으로 상기한 문제점을 해결하고자 한 것으로서 첨부한 도면을 참조하여 그의 기술 내용을 설명하면 다음과 같다.
첨부도면 제2도는 본 고안의 레벨 피크치 검출 회로도로서, 전류원(I)은 트랜지스터(Q9, Q16)의 콜렉터 및 트랜지스터(Q10, Q11)의 베이스에 연결되고, 트랜지스터(Q10)의 에미터는 트랜지스터(Q9)의 베이스에 접속되어 바이어스 회로(1')가 구성되며, 트랜지스터(Q11)의 에미터는 콘덴서(C3)를 통해 입력단(P1)에 연결됨과 동시에 트랜지스터(Q12)의 베이스에 연결되고, 트랜지스터(Q12)와 차동 구성된 트랜지스터(Q13)의 베이스는 콘덴서(C4)를 통해 타입력단(P2)에 연결됨과 동시에 트랜지스터(Q14)의 에미터에 연결되며, 트랜지스터(Q14)의 베이스는 전류원(I)에 연결되고, 상기 트랜지스터(Q11-Q14)의 콜렉터는 커런트 미러(2)의 트랜지스터(Q7)에 연결되며, 커런트 미러(2)의 트랜지스터(Q8)는 콘덴서(C2), 저항(R2)의 시정수 회로와 출력단(Dout)에 연결되어 구성된다.
상기한 바와 같이 구성된 본 고안의 동작은 다음과 같다.
바이어스 회로(1')에 의해 회로의 각 부에 직류 전압이 공급되며, 두 입력단(P1, P2)으로 인가된 신호(=검파할 신호)는 콘덴서(C3, C4)에 의해 직류 성분이 차단되며 트랜지스터(Q12, Q13)의 베이스로 인가된다.
이때 트랜지스터(Q12)의 베이스에 양(+)의 신호가 인가되면 트랜지스터(Q13)의 베이스에는 반전된 음(-)의 신호가 인가되어 트랜지스터(Q12, Q14)는 온이되고 트랜지스터(Q11, Q13)는 오프된다.
따라서 트랜지스터(Q7, Q12)와 저항(R3)에 의한 전류 패스가 형성되어 출력단(Dout)에는 커런트 미러(2)에 의한 입력 신호에 비례하는 전류가 흐르게 된다.
이와 반대로 트랜지스터(Q13)의 베이스에 양의 신호가 입력되면 트랜지스터(Q11, Q13)가 온이되고, 트랜지스터(Q12, Q14)가 오프되어 이번에는 트랜지스터(Q7, Q13)와 저항(R1)에 의한 전류 패스가 형성되어 이에 비례하는 전류가 출력단(Dout)으로 흐르게 된다.
그러나 신호가 제로 크로씽(Zero Crossing)근처 즉, 트랜지스터(Q12, Q13)가 동시에 출력이 발생하지만 두 출력의 위상이 서로 반전되어 180°의 차가 있으므로 이때의 출력은 제거된다.
따라서 전체적으로 신호의 모든 부분에서 출력은 같은 위상으로 발생되므로 전파 정류 회로에서와 같은 동작으로 출력이 나타나며, 시정수 회로(C2, R2)의 시정수를 크게 하면 피크치의 값을 근사적으로 유지하여 피크 레벨을 검출할 수 있게 된다.
상기한 바와 같이 본 고안은 검파할 신호를 서로 반전된 상태로 차동 증폭단에 입력시켜 양파 정류를 행하기 때문에 출력의 균형을 유지할 수 있으며, 특히 종래에는 왜곡이 심하던 고주파에서 양호한 동작 특성을 장점으로 하는 효과를 갖게 된다.

Claims (1)

  1. 트랜지스터(Q7, Q8)의 커런트 미러(2) 및 전류원(I)과 트랜지스터(Q9, Q10)에 의한 바이어스 회로(1'), 시정수 회로(C2, R2)등을 포함하는 레벨 피크치 검출 회로에 있어서, 검파할 신호가 서로 반전되어 인가되는 직류 성분 제거용 콘덴서(C3, C4)는 차동 증폭단을 구성하는 트랜지스터(Q12, Q13)의 베이스와 트랜지스터(Q11, Q14)의 에미터에 각각 연결되고, 트랜지스터(Q11-Q14)의 콜렉터는 커런트 미러(2)의 트랜지스터(Q7)에 연결되어 검파를 할 수 있도록 구성된 것을 특징으로 하는 차동 입력을 갖는 레벨 피크 검출회로.
KR2019880014361U 1988-08-31 1988-08-31 차동 입력을 갖는 레벨 피크 검출 회로 KR940004834Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880014361U KR940004834Y1 (ko) 1988-08-31 1988-08-31 차동 입력을 갖는 레벨 피크 검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880014361U KR940004834Y1 (ko) 1988-08-31 1988-08-31 차동 입력을 갖는 레벨 피크 검출 회로

Publications (2)

Publication Number Publication Date
KR900005362U KR900005362U (ko) 1990-03-08
KR940004834Y1 true KR940004834Y1 (ko) 1994-07-21

Family

ID=19278954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880014361U KR940004834Y1 (ko) 1988-08-31 1988-08-31 차동 입력을 갖는 레벨 피크 검출 회로

Country Status (1)

Country Link
KR (1) KR940004834Y1 (ko)

Also Published As

Publication number Publication date
KR900005362U (ko) 1990-03-08

Similar Documents

Publication Publication Date Title
JPH053166B2 (ko)
US4097767A (en) Operational rectifier
JPS6156642B2 (ko)
JP2673919B2 (ja) 保護回路
US4614911A (en) Balanced modulator circuit
KR880002499B1 (ko) 선형 전파 정류기 회로
JPH0154893B2 (ko)
KR940004834Y1 (ko) 차동 입력을 갖는 레벨 피크 검출 회로
US3562673A (en) Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift
JPS606576B2 (ja) 信号変換回路
EP0126427B1 (en) Level detector for use with a differential amplifier circuit
CA1091162A (en) Temperature insensitive dc voltage detection and protection circuit
JPS6119259A (ja) データ信号補正回路
US4471311A (en) Detector circuit having AGC function
JPH0620167B2 (ja) スプリアス信号低減化回路
JPS6376508A (ja) 位相比較器
JPS61251214A (ja) 電源回路
JPH0420532B2 (ko)
KR0165889B1 (ko) 전류차를 형성하기 위한 회로
KR920007127Y1 (ko) 드롭아웃 검출회로
JPH052588U (ja) 全波整流回路
JPS6013523B2 (ja) 信号断続回路
JPH0216042B2 (ko)
ES8203002A1 (es) Perfeccionamientos en sistemas de circuitos de tratamiento de la senal de diferencia de color,en receptores de televi- sion en color
JPH0139014Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030620

Year of fee payment: 10

EXPY Expiration of term