KR940003806B1 - ECL-GaAs 레벨 변환 회로 - Google Patents

ECL-GaAs 레벨 변환 회로 Download PDF

Info

Publication number
KR940003806B1
KR940003806B1 KR1019910000207A KR910000207A KR940003806B1 KR 940003806 B1 KR940003806 B1 KR 940003806B1 KR 1019910000207 A KR1019910000207 A KR 1019910000207A KR 910000207 A KR910000207 A KR 910000207A KR 940003806 B1 KR940003806 B1 KR 940003806B1
Authority
KR
South Korea
Prior art keywords
ecl
transistor
power supply
level
circuit
Prior art date
Application number
KR1019910000207A
Other languages
English (en)
Other versions
KR910015118A (ko
Inventor
고우쥬 아오끼
히데지 스미
모리아끼 미즈노
데쓰야 아이사까
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
후지쓰 브이 엘 에스 아이 가부시끼가이샤
하요시 도시유끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시, 후지쓰 브이 엘 에스 아이 가부시끼가이샤, 하요시 도시유끼 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910015118A publication Critical patent/KR910015118A/ko
Application granted granted Critical
Publication of KR940003806B1 publication Critical patent/KR940003806B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

ECL-GaAs 레벨 변환 회로
제1도는 ECL 레벨을 GaAs 논리 레벨로 변환하기 위한 종래의 회로 구성의 일례를 보인 시스템 블록도.
제2도는 제1도에 도시한 ECL 출력버퍼의 일례를 보인 회로도.
제3도는 제1도에 도시한 GaAs 입력버퍼의 일례를 보인 회로도.
제4도는 제1도에 도시한 ECL 소자 및 GaAs 소자 사이의 인터페이스를 제공하기 위한 인터페이스 회로의 일례를 보인 회로도.
제5도는 제1도에 도시한 GaAs 내부 게이트회로의 일례를 보인 회로도.
제6도는 본 발명에 따른 레벨 변환 회로의 일실시예가 적용될 수 있는 회로 구성을 보인 시스템 블록도.
제7도는 본 발명에 따른 레벨 변환 회로의 일 실시예를 보인 회로도.
제8도는 본 발명에 따른 레벨 변환 회로의 응용을 설명하기 위한 시스템 블록도.
* 도면의 주요부분에 대한 부호의 설명
11 : ECL장치 12 : GaAs장치
13 : ECL내부게이트회로 14 : ECL출력버퍼
GND, VDD, VEE: 전원선 R1-R5, RT: 저항
T1-T3, T8, T9: 트랜지스터 T4-T7: 다이오드
본 발명은 레벨 변환 회로에 관한 것으로 특히, ECL(Emitter Coupled Logic) 회로에 사용되는 ECL 레벨을 GaAs 기판을 사용하는 GaAs 집적회로에 사용되는 GaAs 논리레벨로 변환하는 레벨 변환 회로에 관한 것이다.
화합물 반도체 장치의 분야에서, GaAs 기판을 사용하며 큰 집적 밀도를 가지는 직접회로의 실현이 강하게 요구되고 있다. 그러나 현재 GaAs 직접회로(또는 GaAs 장치)만으로 시스템을 형성하는 것은 어렵다. 이러한 이유로, 고속으로 동작하는 ECL회로등을 GaAs장치와 함께 사용하여 시스템을 형성하고 있다. 이 경우에, ECL회로에서 사용되는 ECL레벨을 GaAs장치에서 사용되는 GaAs논리로 변환하기 위한 레벨 변환 회로를 시스템에 제공할 필요가 있게 된다.
제1도는 ECL레벨을 GaAs논리 레벨로 변환하기 위한 종래의 회로 구성의 일례를 보인 것이다. 제1도에서, ECL장치(1)는 GaAs장치(2)에 연결되어 있다. ECL장치(1)는 ECL내부 게이트 회로(3) 및 ECL출력버퍼(4)를 포함한다. 한편, GaAs장치(2)는 GaAs입력버퍼(5) 및 GaAs내부게이트회로(6)를 포함한다. ECL출력버퍼(4)는 GaAs입력버퍼(5)와 연결되어 있다.
GaAs 입력버퍼(5)는 ECL레벨을 갖는 ECL 출력버퍼(4)의 출력신호를 GaAs논리레벨을 갖는 신호로 변환하고, 이 변환된 신호를 GaAs내부게이트 회로(6)에 공급한다.
제2도는 ECL출력버퍼(4)의 일례를 보인 것이다. ECL출력버퍼(4)는 도시된 바와 같이 연결되어 있는 트랜지스터(T1,T3,T8,T9) 및 저항(R1,R2,R3)을 포함한다.
제3도는 GaAs 입력버퍼(5)의 버퍼 부분의 일례를 보인 것이다. 버퍼 부분은 전원선(VDD, VSS)사이에 직렬로 연결된 트랜지스터(Tr1-Tr4)를 포함한다. ECL 출력버퍼로 부터의 논리 신호(VOUT)가 단자(50)에 인가되고, 버퍼 부분의 출력신호는 단자(51)를 경유하여 출력된다.
제3도에 도시한 이러한 버퍼부분 이외에 레벨 변환 회로가 GaAs 입력버퍼(5)내에 제공된다.
제4도는 ECL장치(1)와 GaAs장치(2) 사이의 인터페이스(interface)를 제공하고 필요한 직류 레벨 변환을 수행하기 위한 인터페이스 회로의 일례를 보인 것이다. 인터페이스 회로는 GaAs입력버퍼(5)의 버퍼부분에 상당하며 도시된 바와 같이 연결된 트랜지스터(Tr21-Tr28) 및 다이오드(D21,D22)를 포함한다. 참조부호 +V 및 -V는 각기 양 및 음의 전원전압을 나타낸다. ECL출력버퍼(4)로부터의 논리신호(VOUT)는 단자(70)에 인가되고 인터페이스 회로에서 직류 레벨 변환이 되게 된다. 변환된 신호가 단자(71)로부터 출력되어 GaAs장치(2)내의 GaAs내부 게이트회로(6)에 공급된다.
제5도는 GaAs내부게이트회로(6)의 일례를 보인 것이다. GaAs내부게이트회로(6)는 전원선(GND)에 연결된 트랜지스터(Tr11) 및 전원선들(VDD및 GND)사이에 직렬로 연결된 트랜지스터(Tr12,Tr13)를 포함한다. GaAs입력버퍼(5)의 출력신호는 단자(60)에 인가되고, GaAs내부게이트회로(6)의 출력신호는 단자(61)를 경유하여 출력된다.
ECL장치(1)는 3개의 전원전압을 사용하는데, 꼭, 전원전압들(VEE,VT및 GND)를 사용한다.
VEE=-5.2V, VT=-2V이고 GND=OV이다. 한편, GaAs장치는 2개의 전원전압을 사용하는데, 즉, 전원전압들(VEE및 GND)이다. VDD=+2V이고 GND=OV이다. 그러므로, ECL장치(1)와 GaAs장치(2)사이의 인터페이스를 제공하는 첫번째 방법은 종래의 회로 구성에서 GaAs장치(2)에 음의 전원전압(VSS)을 추가하는 것이다.
ECL장치(1)와 GaAs장치(2)사이의 인터페이스를 제공하는 두번째 방법으로는 GaAs장치(2)의 전원전압(VDD)을 ECL장치(1)의 GND=OV와 같게 설정하고 GaAs장치(2)의 전원전압(GND)을 ECL장치(1)의 VT=-2V와 같게 설정하는 것이다.
덧붙여, ECL장치(1) 및 GaAs장치(2)사이의 인터페이스를 제공하는 세번째의 생각 가능한 방법은 ECL장치(1)의 전원전압(GND)을 GaAs장치(2)의 VDD=+2V와 같에 설정하고 ECL장치(1)의 전원전압(VT)을 GaAs장치(2)의 GND=OV와 같게 설정하는 것이다.
그러나, 첫번째 방법이 사용될 때, 비록 ECL장치(1) 및 GaAs장치(2)의 전원전압(GND)이 공통 전원 전압으로 사용될 때 조차도 전체적으로 5개의 전원전압이 필요하다. 결과적으로, 회로가 복잡해지고, 이렇게 복잡한 회로를 설계하는데 시간이 소요되는 등의 귀찮은 문제들이 발생한다.
두번째 방법이 사용될 때는 GaAs논리레벨이 전원전압에 심하게 의존하게 되고 레벨 변환 회로의 동작마진(margin)을 제공할 수 없다는 문제점이 있다. 이와 같은 문제점은 GaAs장치(2)의 GaAs논리레벨이 저전원전압(GND)에 의존하기 때문에 발생된다. 다시 말해서, GaAs장치(2)의 저전원전압(GND)이 ECL장치(1)의 전원전압(VT=-2V)으로 대처될 때, ECL장치(1)의 전원전압(VT)은 ECL장치(1)에 의해 쉽게 영향받기 때문에 저전원전압(GND)은 쉽게 파동치게 된다.
한편, 세번째의 생각 가능한 방법이 사용될 때는 레벨 변환 회로의 동작 마진이 두번째의 방법과 비교하여 볼 때 개선된다. 그러나, ECL장치의 전원전압(GND)이 GaAs장치(2)의 전원전압(VDD; +2V)으로 대체되기 때문에, ECL장치(1)자체가 GaAs장치(2)의 전원전압(VDD)에 의존하게 되어서 ECL레벨의 마진이 불충분하다고 하는 새로운 문제가 야기된다.
더욱이, 첫번째 내지 세번째 방법중 하나의 방법이 사용될 때, ECL장치(1)에 ECL출력버퍼(4)를 제공하고 또 GaAs장치(2)에 GaAs입력버퍼(5)를 제공하는 것이 필요하다. 이러한 이유로, 전술한 구성을 갖는 회로의 동작 속도는 두개의 버퍼(4 및 5)의 설치로 인하여 느려지게 되서 고속 동작을 실현시키기 어렵다고 하는 문제점이 있었다.
따라서, 본 발명의 일반적인 목적은 전술한 문제점이 제거된 새롭고도 유용한 레벨 변환 회로를 제공하는 데 있다.
본 발명의 다른 목적은 ECL장치에서 사용되는 ECL레벨을 가지는 제1신호를 GaAs기판에 의거한 GaAs장치에서 사용되는 GaAs논리 레벨을 가지는 제2신호로 변환하기 위한 레벨 변환 회로를 제공하기 위한 것으로 이하에 그 구성을 설명한다.
ECL장치에 사용되는 제1전원전압을 받는 제1전원선; 제1전원전압보다 낮으며 ECL장치에 사용되는 제2전원전압을 받는 제2전원선; 제1전원전압보다 높은 제3전원전압을 받는 제3전원선; ECL장치내에 제공되며, 에미터-결합된 제1및 제2트랜지스터, 제1및 제3전원선과 제1트랜지스터의 콜렉터사이에 연결된 제1저항, 제3전원선과 제2트랜지스터의 콜렉터 사이에 연결된 제2저항 및 제2전원선과 제1및 제2트랜지스터의 에미터 사이에 연결된 전류원을 포함하는 ECL변환회로, 여기에서 제1트랜지스터는 ECL논리레벨을 가지는 레벨 변환 회로의 입력신호를 그 베이스에 받으며, 제2트랜지스터는 기준신호를 그 베이스에 받는다; 제1및 제3전원선 사이 및 ECL변환회로에 연결되며, 제1및 제2트랜지스터중 하나의 트랜지스터의 콜렉터 전위가 소정의 전위 아래로 떨어지지 않도록 그 콜렉터 전위를 클램핑(clamping)하는 클램핑 회로 및 제1및 제3전원선 사이에 연결되며, 제1및 제2트랜지스터중 하나의 트랜지스터의 콜렉터에 그 베이스가 연결되고 제3전원선에 그 콜렉터가 연결되며 레벨 변환 회로의 출력신호가 그 에미터로부터 출력되는 제3트랜지스터를 포함하는 출력 버퍼부로 이루어진다. 본 발명의 레벨 변환회로에 따르면, 안정하면서도 고속으로 레벨 변환을 실현시킬 수 있으며 충분한 동작 마진을 제공할 수가 있다.
또한, 종래의 레벨 변환 회로와 비교하여 필요한 전원의 수를 감소시킬 수 있다.
본 발명의 또 다른 목적은 ECL장치에 사용되는 ECL레벨을 갖는 제1신호를 GaAs기판에 의거한 GaAs장치에 사용되는 GaAs논리레벨을 갖는 제2신호로 변환하는데 사용하기 위한 레벨변환회로를 제공하고자 하는 것으로 여기에서, ECL장치는 적어도 하나의 ECL내부게이트회로 및 ECL출력버퍼를 포함하고, GaAs장치는 적어도 하나의 GaAs내부게이트회로를 포함하며, 레벨변환회로는 ECL장치에 사용되는 제1전원전압을 받는 제1전원선; ECL장치에 사용되며 제1전원전압보다 낮은 제2전원전압을 받는 제2전원선; 제1전원전압보다 높은 제3전원전압을 받는 제3전원선; ECL장치내에 제공되며, 에미터-결합된 제1및 제2트랜지스터, 제1및 제3전원선과 제1트랜지스터의 콜렉터 사이에 연결되는 제1저항, 제3전원선과 제2트랜지스터의 콜렉터 사이에 연결된 제2저항 및 제2전원선과 제1및 제2트랜지스터의 에미터들 사이에 연결된 전류원을 포함하는 ECL변환회로, 여기에서 제1트랜지스터는 ECL논리레벨을 갖는 레벨 변환 회로의 입력신호를 그 베이스에 받으며, 제2트랜지스터는 기준 신호를 그 베이스에 받는다; 제1및 제3전원선 사이 및 ECL변환회로에 연결되며, 제1및 제2트랜지스터중의 하나의 트랜지스터의 콜렉터 전위가 소정의 전위 아래로 떨어지지않도록 그 콜렉터 전위를 클램핑하는 클램핑 회로 및 제1및 제3전원선 사이에 연결되며, 제1및 제2트랜지스터 중 하나의 콜렉터에 그 베이스가 연결되고 제3전원선에 그 콜렉터가 연결되며 레벨변환회로의 출력신호를 그 에미터로부터 출력하는 제3트랜지스터를 포함하는 출력버퍼부로 이루어지는데, 여기에서 레벨변환회로는 ECL 출력버퍼내에 제공된다. 본 발명의 레벨변환회로에 따르면, 레벨변환회로가 ECL출력버퍼내에 제공되고 GaAs장치에는 GaAs입력버퍼가 필요하지 않기 때문에 고속의 레벨 변환을 보증할 수 있다.
본 발명의 다른 목적들 및 특징들은 첨부한 도면과 관련한 다음의 상세한 설명으로부터 명백해질 것이다.
제6도는 본 발명에 따른 레벨변환회로의 일 실시예가 적용될 수 있는 회로구성을 보인 것이다. 제6도에서, 제2도에 상당하는 부분에는 동일 참조번호를 부여한다. 제6도에서, ECL장치(11)는 GaAs장치(12)에 연결된다. ECL장치(11)는 적어도 하나의 ECL내부게이트회로(13) 및 ECL출력버퍼(14)를 포함한다. 한편, GaAs장치(12)는 GaAs입력버퍼(15) 및 GaAs내부게이트회로(16)를 포함한다. ECL출력버퍼(14)는 GaAs입력버퍼(15)에 연결된다. ECL출력버퍼회로(14)는 ECL레벨을 가지는 ECL내부게이트회로(13)의 출력신호를 GaAs논리레벨을 가지는 신호로 변환하고 그 변환된 신호를 GaAs입력버퍼(15)에 공급한다.
ECL내부게이트회로(13)는 제1도에 도시한 ECL내부게이트회로(3)에 상당하며, GaAs 내부게이트회로(16)는 제1도에 도시한 GaAs내부게이트회로(6)에 상당한다.
ECL장치(11)는 3개의 전원전압, 즉, 전원전압(VEE,VDD및 GND)을 사용하는데, VEE=-5.2V, VDD, GND=OV이다. 한편, GaAs장치(12)는 2개의 전원전압, 즉, 전원전압(VDD및 GND)을 사용하는데, VDD=+2V이고 GND=OV이다. ECL장치(11)에 사용된 전원전압(VDD및 GND)은 각기 GaAs장치(12)의 전원전압(VDD및 GND)과 동일하다. ECL장치(11)에는 전원전압(VT)을 공급하기 위한 전원을 제공할 필요가 없으며, GaAs장치(12)에는 전원전압(VSS)을 공급하기 위한 추가의 전원전압을 제공할 필요가 없다. 그러므로, 본 실시예에서 필요한 전원전압은 단지 3개 뿐이다.
제7도는 본 발명에 따른 레벨 변환 회로의 실시예를 보인 것이다. 이 레벨변환회로는 ECL장치(11)의 Si 기판상에 제6도에 도시한 ECL 출력버퍼(14)내에 제공된다.
트랜지스터(T1)의 콜렉터는 저항(R1)을 경유하여 선(L1)에 연결되고, 트랜지스터(T2)의 콜렉터는 저항(R2)을 경유하여 선(L1)에 연결된다. 트랜지스터들(T1,T2)의 에미터들은 공지의 구조를 갖는 공통 전류원에 연결된다. 이 전류원은 트랜지스터(T3), 저항(R3)등을 포함한다. ECL레벨을 가지며 ECL내부 게이트회로(13)로부터 얻어진 논리회로(VIN)는 트랜지스터(T1)의 베이스에 인가된다. 한편, 기준전압(VBB)은 트랜지스터(T2)의 베이스에 인가된다. 예를 들어, 기준 전압(VBB)은 -1.3V이다. 전압(VCS)은 트랜지스터(T3)의 베이스에 인가된다. 예를 들어, 전압(VCS)은 -3.9V이다.
선(L1)은 레벨변환회로에 관해서만 공급되고 전원전압(VDD; +2V)의 인가된다. 따라서, 전원전압(VDD)은 ECL장치(11)내의 ECL내부게이트회로(13)에 공급되지 않을 것이다. 덧붙여, 선(L2)에 전원전압(VEE; -5.2V)이 인가된다. 이 전원전압(VEE)은 ECL장치(11)의 각 ECL내부게이트회로에 공급된다.
저항(R4) 및 다이오드(T4및 T5)는 온도 계수 조절회로를 형성한다. 이 온도계수조절회로는 트랜지스터(T1)의 콜렉터를 저항(R1)과 연결하는 노드(Nb) 및 트랜지스터(T2)의 콜렉터를 저항(R2)과 연결하는 노드(Na) 사이에 연결된다.
트랜지스터(T9)의 베이스는 트랜지스터(T2)의 콜렉터에 연결되며, 트랜지스터(T9)의 콜렉터는 선(L1)에 연결된다. 트랜지스터(T9)는 ECL장치(11)의 외부 출력단자에 연결된 개방 에미터를 갖는다. 외부 종단 저항(external terminator resistor; RT)은 외부 출력단자와 접지 외부단자(GND; OV)사이에 연결된다.
저항(R5) 및 다이오드(T6및 T7)는 선(L1) 및 선(L3) 사이에 직렬로 연결된다. 트랜지스터(T8)의 베이스는 저항(R5) 및 다이오드(T6) 사이의 노드(Nc)에 연결된다. 트랜지스터(T8)는 저항(R5) 및 다이오드(T6및 T7)와 함께 클램핑 회로를 형성한다. 트랜지스터(T8)의 콜렉터는 선(L1)에 연결되고, 반면에 트랜지스터(T8)의 에미터는 트랜지스터(T2)의 콜렉터에 연결된다.
다이오드(T4-T7)는 트랜지스터들(T1-T3,T8및 T9)에 사용된 트랜지스터와 동일형으로 이루어진다. 즉, Si 기판상에 형성된 트랜지스터는 다이오드를 형성하기 위해 연결된 베이스 및 콜렉터를 갖는다. 덧붙여, 선(L3)은 ECL장치(11)내의 각 ECL내부 게이트 회로(13)에 공통으로 사용되며, 선(L3)의 한쪽 끝은 외부 접지 단자(GND)에 연결된다.
다음에는, 전술한 구조를 갖는 레벨 변환 회로의 동작을 상술하고자 한다.
ECL 내부게이트회로(13)로부터 얻어져서 트랜지스터(T1)의 베이스에 인가된 논리신호(VIN)의 ECL레벨이 트랜지스터(T2)의 베이스에 인가된 기준전압(VBB)보다 낮을 때, 트랜지스터(T2)가 ON되고 저항(R2) 양단에 걸치 전압 강하가 증가한다. 노드(Na)에서의 전위가 떨어져서 트랜지스터(T9)가 컷 오프된다. 이 상태에서, 트랜지스터(T9)의 베이스 전위는 클램핑 회로에 의해 선(L3)의 전위(GND; OV)로부터 하나의 트랜지스터에 상당하는 전위(베이스-에미터 전위)로 클램프된다. 그러므로, 외부 출력단자는 전위(GND; OV)로 클램프된다. 이 경우에서, 레벨 변환 회로는 저 ECL 레벨을 갖는 논리 신호(VIN)에 응하여 저 GaAs 논리 레벨을 갖는 논리 신호(VOUT)를 출력한다.
한편, 트랜지스터(T1)의 베이스에 인가된 논리신호(VIN)가 트랜지스터(T2)의 베이스에 인가된 기준 전압(VBB)보다 높게될 때, 트랜지스터(T1)가 ON되고 트랜지스터(T2)는 OFF된다. 결과적으로, 노드(Na)에서의 전위(베이스 전압)는 상승하고 트랜지스터(T9)는 ON된다. 다시 말해서, 이 상태에서 트랜지스터(T9)의 베이스 전압은 전원전압(VDD)보다 낮은 저항(R2) 양단에 걸친 전압 강하값인 전위로 되고, 외부 출력단자에서의 전압은 이 전위보다 낮은 트랜지스터(T9)의 베이스-에미터 전압이다. 이 경우에서, 레벨 변환 회로는 고 ECL 레벨을 가지는 논리신호(VIN)에 응하여 고 GaAs 논리 레벨을 갖는 논리 신호(VOUT)를 출력한다.
따라서, 레벨변환회로는 ECL레벨을 갖는 논리 신호(VIN)을 GaAs논리 레벨을 갖는 논리 신호(VOUT)로 변환한다. 덧붙여, 레벨 변환이 ECL장치(11)내에서 수행되기 때문에, GaAs장치(12)내에 레벨변환을 수행하기 위한 GaAs입력버퍼(15)를 제공할 필요가 없고 레벨 변환은 ECL장치(11)내에서 고속으로 수행될 수 있다. 제7도에서, 회로 상수는 예를 들어 다음과 같이 설정된다.
R1=R2=0.525㏀, R3=0.08㏀, R4=0.4㏀, R5=0.64㏀이다.이 경우에서, 저항(R3)을 통하여 흐르는 전류(IEE)는 5mA이다. 예를 들어 RT=50Ω이다.
레벨변환회로에서, 전원전압(VEE)을 공급하기 위한 전원은 제3전원으로서 공급된다. 그러나, 이 제3전원은 단지 레벨 변환 회로에서만 사용되고 ECL장치(11)내의 ECL내부게이트회로(13)에는 사용되지 않는다. 이러한 이유로 해서, ECL 내부게이트회로(13)에 형성된 논리 신호의 ECL레벨은 안정하며 충분한 마진을 갖는다. 덧붙여, 비록 ECL장치(11) 및 GaAs장치(12)의 온도특성이 다르다고 할지라도, 온도변화에 기인한 레벨의 변동은 온도 계수 조절회로의 설치로 인하여 극도로 작은 값으로 억제되어서, 안정적인 레벨 변환을 보증하게 된다.
다음에는, 저항(R4) 및 다이오드(T4및 T5)로 구성되는 온도 계수 조절회로의 동작을 설명한다.
논리 신호(VIN)가 하이 레벨을 가질 때, 전류는 저항(R1), 트랜지스터(T1및 T3) 및 저항(R3)을 포함하는 통로를 통하여 흐르고, 전류는 저항(R2), 다이오드(T5), 저항(R4), 트랜지스터(T1및 T3) 및 저항(R3)을 포함하는 또 다른 통로를 통하여 흐른다. 온도가 상승함에 따라, 트랜지스터(T3)의 베이스-에미터간 전압(VBE3)은 감소하고 전류(IEE)는 증가한다. 한편, 다이오드(T5)의 베이스-에미터간 전압(VBE5)은 감소하고 노드(Nb) 및 노드(Nd)에 걸친 전위차는 증가한다. 증가하는 전류(IEE) 및 노드(Nb) 및 (Nd)의 양단에 걸쳐 증가하는 전위차 때문에, 전류(IX)는 증가하고 노드(Na)에서의 전위는 떨어진다. 노드(Na)에서의 전위가 떨어질 때, 고 GaAs논리 레벨에 상당하는 논리 신호(VOUT)의 신호 레벨은 떨어지려는 경향이 있다. 한편, 온도가 상승할 때, 트랜지스터(T9)의 베이스-에미터간 전압(VBE9)은 감소하고 고 GaAs 논리레벨에 상당하는 논리신호(VOUT)의 신호 레벨은 상승하려는 경향이 있다. 그러므로, 논리 신호(VOUT)의 고신호레벨의 떨어지려는 경향 및 논리신호(VOUT)의 고신호 레벨의 상승하려는 경향은 서로 상쇄된다.
한편, 논리 신호(VIN)가 로우 레벨을 가질 때, 전류는 저항(R2), 트랜지스터(T2및T3)및 저항(R3)을 포함하는 통로를 통하여 흐르고, 전류는 저항(R1), 저항(R4), 다이오드(T4), 트랜지스터(T2및 T3) 및 저항(R3)을 포함하는 또 다른 통로를 통하여 흐른다. 온도가 상승함에 따라, 트랜지스터(T3)의 베이스-에미터간 전압(VBE3)은 감소하고 전류(IEE)는 증가한다. 결과적으로, 저항(R2) 양단의 전압 강하가 증가하고, 저 GaAs논리 레벨에 상당하는 논리 신호(VOUT)의 신호 레벨은 떨어지려는 경향이 있다. 한편, 트랜지스터(T9)의 베이스-에미터간 전압(VBE9)은 감소하고, 저 GaAs논리 레벨에 상당하는 논리 신호(VOUT)의 신호레벨은 상승하려는 경향이 있다.
더 나아가, 온도가 상승할 때, 다이오드(T4)의 베이스-에미터간 전압(VBE4)은 감소하고, 접지(GND) 및 노드(Nd)에 걸친 전위차는 증가하며, 전류(IX)는 증가하며, 저항(R2) 양단의 전압은 감소한다. 그러므로, 저 GaAs논리 레벨에 상당하는 논리 신호(VOUT)의 신호 레벨은 상승하려는 경향이 있다. 따라서, 논리 신호(VOUT)의 저 신호 레벨의 떨어지려는 경향 및 논리신호(VOUT)의 저 신호레벨의 상승하려는 경향은 서로 상쇄된다.
전술한 이유로 인해, 온도 변환에 기인한 레벨의 변동이 온도 계수 조절회로의 설치로 인하여 억제되어서, 안정한 레벨 변환이 보증되게 된다.
ECL 장치(11)의 ECL출력버퍼(14)로부터 GaAs장치(12)의 GaAs입력버퍼(15)로 논리신호(VOUT)를 공급할 때, 직류 레벨 변환을 수행하는 것이 바람직하다. 다시 말해서, ECL장치(11)로부터의 소진폭 신호를 GaAs장치(12)내에 사용하기 위한 대진폭 신호로 변환하는 것이 바람직하다.
본 발명에 따른 레벨 변환 회로는 ECL장치(11)가 GaAs장치(12)내의 멀티플렉서(multiplexer), 가산기 등에 연결되고 그러한 장치에 데이터를 공급하는 경우를 포함하여 다양하게 응용되어 사용될 수 있다. 제8도는 ECL장치(11)가 8비트의 데이터를 GaAs장치(12)내의 8 : 1 멀티플렉서에 공급하는 하나의 응용례를 보인 것이다. 이러한 멀티플렉서(100)는 시험기구나 측정기구에 종종 사용된다.
또한, 본 발명은 이러한 실시예에 한정되는 것은 아니며, 본 발명의 범위를 벗어나지 않는 한도내에서 다양한 변형 및 수정이 이루어질 수 있다.

Claims (10)

  1. ECL장치(11)에서 사용되는 ECL레벨을 가지는 제1신호를 GaAs기판에 의거한 GaAs(12)장치에서 사용되는 GaAs논리 레벨을 가지는 제2신호로 변환하기 위한 레벨변환회로에 있어서, ECL장치에서 사용되는 제1전원전압을 받는 제1전원선(GND); 제1전원전압보다 낮고 ECL장치에서 사용되는 제2전원전압을 받는 제2전원선(VEE); 제1전원전압보다 높은 제3전원전압을 받는 제3전원선(VDD); ECL장치내에 제공되며, 그 베이스에 ECL논리레벨을 가지는 레벨 변환 회로의 입력신호를 받는 제1트랜지스터(T1), 상기 제1트랜지스터와 에미터-결합되며 그 베이스에 기준 신호를 받는 제2트랜지스터(T2), 상기 제1및 제3전원선과 제1트랜지스터의 콜렉터 사이에 연결된 제1저항(R1), 상기 제3전원선과 제2트랜지스터의 콜렉터 사이에 연결된 제2저항(R2) 및 상기 제2전원선과 상기 제1및 제2트랜지스터의 에미터들 사이에 연결된 전류원(T3,R3)을 포함하는 ECL변환회로(T1-T3,R1-R3);;기 제1및 제3전원선 사이 및 상기 ECL변환회로에 연결되며, 제1및 제2트랜지스터중 하나의 트랜지스터의 콜렉터 전위가 소정의 전위 아래로 떨어지지 않도록 상기 콜렉터 전위를 클램핑하는 클램핑 회로(T6-T8,R5) 및 상기 제1및 제3전원선 사이에 연결되며, 상기 제1및 제2트랜지스터중 상기 하나의 트랜지스터의 콜렉터에 그 베이스가 연결되고 상기 제3전원선에 그 콜렉터가 연결되며 그 에미터는 레벨 변환 회로의 출력신호를 출력하는 제3트랜지스터(T9)를 포함하는 출력버퍼부(T9)로 이루어진 것을 특징으로 하는 레벨 변환 회로.
  2. 제1항에 있어서, 상기 클램핑 회로(T6-T8,R5)는 상기 제3전원선(VDD)에 그 콜렉터가 연결되고 상기 제1및 제2트랜지스터(T1,T2)중 하나의 트랜지스터의 콜렉터에 그 에미터가 연결되는 제4트랜지스터(T8), 상기 제3전원선과 상기 제4트랜지스터의 베이스 사이에 연결된 제3저항(R5) 및 상기 제4트랜지스터의 베이스와 상기 제1전원선(GND) 사이에 연결된 다이오드 수단(T6,T7)을 포함하는 것을 특징으로 하는 레벨 변환 회로.
  3. 제2항에 있어서, 상기 제1및 제2트랜지스터(T1,T2)중 상기 하나의 트랜지스터는 제2트랜지스터(T2)인 것을 특징으로 하는 레벨 변환 회로.
  4. 제1항에 있어서, 외부 종단 저항(RT)은 상기 제3트랜지스터(T9)의 에미터와 상기 제1전원선(GND)을 가로질러서 연결된 것을 특징으로 하는 레벨 변환 회로.
  5. 제1항에 있어서, 상기 제1전원전압은 접지 전압(GND)이고, 상기 제2전원전압은 음의 전압(VEE)이고, 상기 제3전원전압은 양의 전압(VDD)인 것을 특징으로 하는 레벨 변환 회로.
  6. 제1항에 있어서, 상기 제1및 제3전원전압은 각각 GaAs장치(12)내에서 사용된 전원전압(GND,VD)동일한 것을 특징으로 하는 레벨 변환 회로.
  7. 제1항에 있어서, 레벨 변환 회로는 ECL장치(11)내에 제공된 것을 특징으로 하는 레벨 변환 회로.
  8. 제1항에 있어서, 제1트랜지스터(T1)의 콜렉터 및 제1저항(R1)을 연결하는 제1노드(Nb)와 제2트랜지스터(T2)의 콜렉터 및 제2저항(R2)을 연결하는 제2노드(Na)사이에 연결되며, ECL장치(11) 및 GaAs장치(12)의 서로 다른 온도 특성에 의해 야기되는 레벨 변환 회로내의 레벨의 변동을 억제하는 온도계수 조절회로(T4,T5,T6)를 더 구비한 것을 특징으로 하는 레벨 변환 회로.
  9. 제8항에 있어서, 상기 온도 계수 조절회로(T4,T5,T6)는 상호 반대되는 바이어스 방향으로 병열 연결된 제1및 제2다이오드(T4,T5)로 구성되는 다이오드 회로(T4,T5) 및 상기 다이오드 회로에 직렬로 연결된 제3저항(R4)을 포함한 것을 특징으로 하는 레벨 변환 회로.
  10. 제1항에 있어서, ECL장치(11)는 적어도 하나의 ECL 내부 게이트 회로(13) 및 상기 ECL 내부 게이트 회로에 연결된 하나의 ECL출력버퍼(14)를 포함하며, 상기 ECL출력버퍼는 레벨 변환 회로를 포함하는 것을 특징으로 하는 레벨 변환 회로.
KR1019910000207A 1990-01-09 1991-01-09 ECL-GaAs 레벨 변환 회로 KR940003806B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-1929 1990-01-09
JP2001929A JPH03207117A (ja) 1990-01-09 1990-01-09 レベル変換回路

Publications (2)

Publication Number Publication Date
KR910015118A KR910015118A (ko) 1991-08-31
KR940003806B1 true KR940003806B1 (ko) 1994-05-03

Family

ID=11515298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000207A KR940003806B1 (ko) 1990-01-09 1991-01-09 ECL-GaAs 레벨 변환 회로

Country Status (3)

Country Link
EP (1) EP0437206A3 (ko)
JP (1) JPH03207117A (ko)
KR (1) KR940003806B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590274A (en) * 1969-07-15 1971-06-29 Fairchild Camera Instr Co Temperature compensated current-mode logic circuit
US3974402A (en) * 1975-03-26 1976-08-10 Honeywell Information Systems, Inc. Logic level translator
JPH0756939B2 (ja) * 1987-12-18 1995-06-14 富士通株式会社 レベル変換回路

Also Published As

Publication number Publication date
KR910015118A (ko) 1991-08-31
EP0437206A3 (en) 1992-01-08
EP0437206A2 (en) 1991-07-17
JPH03207117A (ja) 1991-09-10

Similar Documents

Publication Publication Date Title
US4791323A (en) Level translation circuit
KR100290725B1 (ko) 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터
EP0305098A2 (en) CMOS to ECL output buffer
US4629913A (en) Circuit arrangement for converting ECL-logic signals to TTL-logic signals
US5132572A (en) High-speed CMOS-to-ECL translator circuit
JP2751422B2 (ja) 半導体装置
EP0569127A2 (en) CMOS ECL translator with incorporated latch
JP2852971B2 (ja) Ｔｔｌからｅｃｌ／ｃｍｌへの変換回路
EP0083208A2 (en) A bias circuit for an emitter coupled logic circuit
US5382843A (en) One or two transistor logic with temperature compensation and minimized supply voltage
EP0590246A2 (en) Power supply dependent input buffer
JPS61264819A (ja) 論理レベル変換器
KR940003806B1 (ko) ECL-GaAs 레벨 변환 회로
US5248909A (en) ECL-TO-GaAs level converting circuit
US5162676A (en) Circuit having level converting circuit for converting logic level
US5036225A (en) TTL-ECL level converting circuit
US6703864B2 (en) Buffer circuit
JPH0644705B2 (ja) 半導体回路
US5038057A (en) ECL to CMOS logic translator
US5028820A (en) Series terminated ECL buffer circuit and method with an optimized temperature compensated output voltage swing
KR0132756B1 (ko) 이씨엘(ecl) 회로의 번인 방법 및 장치
EP0395071B1 (en) Semiconductor integrated circuit with improved I/O structure
US5869994A (en) Level converter circuit converting input level into ECL-level against variation in power supply voltage
EP0433685B1 (en) Semiconductor integrated circuit having ECL circuits
US6404228B1 (en) Apparatus for translating digital signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee