KR940003196B1 - 순수 사인파의 디지탈 자동 주파수 제어 방법 및 장치 - Google Patents

순수 사인파의 디지탈 자동 주파수 제어 방법 및 장치 Download PDF

Info

Publication number
KR940003196B1
KR940003196B1 KR1019900701782A KR900701782A KR940003196B1 KR 940003196 B1 KR940003196 B1 KR 940003196B1 KR 1019900701782 A KR1019900701782 A KR 1019900701782A KR 900701782 A KR900701782 A KR 900701782A KR 940003196 B1 KR940003196 B1 KR 940003196B1
Authority
KR
South Korea
Prior art keywords
sine wave
frequency
pure sine
received
frequency difference
Prior art date
Application number
KR1019900701782A
Other languages
English (en)
Other versions
KR910700568A (ko
Inventor
에드워드 보쓰 데이빗
프랭크 마이클 케플러 제임스
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉 로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉 로너 filed Critical 모토로라 인코포레이티드
Publication of KR910700568A publication Critical patent/KR910700568A/ko
Application granted granted Critical
Publication of KR940003196B1 publication Critical patent/KR940003196B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/026—Means preventing a wrong working of the automatic frequency correction in case of fading or bad signal/noise ratio

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)
  • Dc-Dc Converters (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
순수 사인파의 디지탈 자동 주파수 제어 방법 및 장치
[발명의 상세한 설명]
[발명의 분야]
본 발명은 자동 주파수 제어(AFC)에 관한 것으로, 특히, 순수 사인파(PSW)의 디지탈 자동 주파수 제어(AFC)방법 및 장치에 관한 것이다.
[본 발명의 배경]
송신기 및 수신기 기준 주파수 사이의 아주 미소한 주파수 오프셋일지라도 많은 데이타 에러를 초래할 수 있기 때문에 위상 변조 신호를 검출함에 있어서 AFC가 필요해진다. 이러한 문제점을 설명하기 위해, 다음의 실시예를 생각해 보도록 하자. 0.5msec의 지속 시간(duration)을 가진 타임 슬롯을 사용하는 시분할 다중 액세스 시스템에서 최소 시프트 키잉(MSK)(또는 가우스 최소 시프트 키잉(GMSK), 범용 테임드 에프엠(GTFM)과 같은 상기 변조 포맷의 변형)을 사용하여 데이타가 300kb/s 데이타 속도로 보내진다고 가정하자. 그러므로 타임 슬롯은(300kb/s)×(0.5msec)=150 비트로 구성된다.
또한 송신기와 수신기 사이의 위상 오프셋이 동기화 프리앰블 등을 사용하여 각기 수신된 타임 슬롯의 시점에서 제로로 조정된다. 노이즈가 없는 상태에서, MSK 변조 포맷에 대해, 송신기와 수신기 사이의 위상 오프셋이 π/2라디안보다 작을 경우, 비트가 수신기내에서 에러가 없이 검출될 수도 있음을 알 수 있다. 순간 주파수가 위상의 시간 도함수이기 때문에, 상기 타임 슬롯이 에러없이 수신되게 하기 위해서는, 슬롯의 끝에서 위상 오프셋이 π/2라디안보다 반드시 작게 되도록 하는 것이 필요하다. 즉, 송신기와 수신기 사이의 주파수 오프셋은 다음을 만족해야 한다.
노이즈의 영향을 조절하기 위해서는, 실제로, 주파수 오프셋이, 이 값보다 다소 작은, 200㎐ 정도여야 한다.
900㎒에서 동작하는 이동 라디오(mobile radio)에 있어서, 전송된 캐리어와 수신기의 기준 주파수 사이의 최대 주파수 오프셋 200㎐은 송신기 및 수신기가 0.1ppm 이상의 종합 안정도(시간, 온도 등에 대한), 즉 세슘 또는 루비듐 주파수 기준에 의해 만족되는 안정 조건을 가진 발진기 및 오브나이즈드(ovenized)크리스탈 발진기를 사용해야 함을 나타낸다. 상기와 같은 발진기는 모두 상업용 이동식 라디오로는 너무 크다, 대신, AFC가 주파수 안정도를 손상시키는 비교적 양호하지 못한 안정도를 가진 소형 발진기에 사용되어야 한다. 그밖의 다른 방법으로 주파수 안정도를 제어하는 방법이 고안되어야만 한다. AFC 회로가 일반적인 방법중 하나이다.
IRE 회로 이론에 관한 회보, 1957년 12월호, 페잊 324-330에 J.C.Samuel의 "대역-센터링 AFC 시스템의 이론"에 기술된 바와 같은 종래의 AFC 회로가 수신된 신호를 수신기의 IF 필터 대역폭안에 유지하기 위해 송신기와 수신기 사이의 큰 주파수 오프셋을 보충하도록 디자인된다. 이것은 보통 수신된 신호의 평균 주파수에서 모든 데이타 가공물(data artifact)을 제거하도록 출력이 저역 필터링되는 주파수 판별 검출기를 통해 달성된다. 이러한 접근 방법은 900㎒에서 약 ±1㎑의 주파수 오프셋을 얻는데 유용하다. 이것은 전송된 신호 대역폭이 200㎐ 이하(예컨대 사인파)가 아닐 경우, 200㎐ 이하의 주파수 오프셋을 얻는데는 적합한 접근 방법이 아니다. 한편, 사인파 신호에 대한 주파수 락(lock)을 얻기 위해서는, 수신된 신호를 보다 주의깊게 처리하는 것이 필요하다.
실제로, 수신된 GMSK 신호에 대한 초기 주파수 락을 얻기 위해, 사인파 버스트(sinusoidal burst)가 GMSK 변조 포맷을 사용하여 논리 0's 또는 1's의 긴 버스트를 가진 전송에 의해 데이타 버스트 사이에서 주기적인 간격으로 전송된다. 널리 공지된 바와 같이, 이러한 데이타 입력으로부터 신호는 캐리어 주파수 ±1/4T 비트율에 일치하는 주파수에서의 사인파 신호, 즉
이고, 이때, 상기 싸인의 선택은 모든 1's 또는 모든 0's가 전송되는지의 여부에 좌우된다.
상기 사인파 버스트 전송과 함께, 수신된 캐리어에 대한 락킹(locking)은 사인파 버스트의 검출 및 사인파 버스트에 대한 주파수 락킹을 필요로 한다.
본 발명의 목적은 상기의 단점을 극복하고, 아래에 제안된 이점을 실행하는 것이다.
[본 발명의 요약]
따라서, 순수 사인파(PSW)의 자동 주파수 제어(AFC)를 위한 방법 및 장치가 제공된다. 본 발명은 수신된 순수 사인파와 기준 주파수 사이의 주파수 차이를 검출하기 위해 판별하는 것, 상기 주파수 차이를 균분하기 위해 상기 주파수 차이를 적분하는 것, 및 상기 주파수 차이를 제거하기 위해 상기 기준 주파수를 조정하는 것을 포함한다.
본 발명은 또한 수신된 순수 사인파를, 직각으로, 디지탈화하고, 상기 사인파를 0㎐로 변형시키도록 복합 사인파와 상기 수신된 순수 사인파를 혼합하며, 혼합된 사인파를 직각으로 필터링하고, 수신된 순수 사인파와 기준 주파수 사이의 주파수 차이를 검출하도록 외적(cross-product) 판별하며, 차이를 균분하도록 상기 주파수 차이를 적분하고, 상기 순수 사인파와 상기 기준 주파수 사이의 평균/분산을 선택적으로 계산하며, 상기 주파수 차이를 제거하도록 전압 제어 발진기의 기준 주파수를 조정하는 것을 특징으로 한다.
[도면의 설명]
첨부된 도면을 참조로 한 이하의 상세한 설명으로부터 본 발명의 다른 목적, 특징 및 장점이 보다 분명하게 이해될 것이며 본 발명을 그의 양호한 실시예로 실행하기 위해 고안된 최상의 모드가 인지(비제한 되는 실시예를 통해)될 것이다.
본 도면은 본 발명의 양호한 실시예의 기능 블록도이다.
[상세한 설명]
이제 본 발명의 양호한 실시예의 블록도에 대해 언급하겠다.
통상적인 직각 변조기가 수신된 중간 주파수(IF) 신호를 기저대 동위상(I) 및 직각(Q) 신호와 결합시키는데 사용되다. 다중 비트율에서 동작하는 두 개의 아날로그-디지탈 변환기(A/D)가 직각 기저대 신호를 샘플링하며 이들 신호를 디지탈 포맷으로 변환시키는데 사용된다. 이 모든 회로가 또한 GMSK 데이타 신호의 디지탈 복조에도 필요함을 주목해야 한다.
A/D변환기로부터의 출력은 결국 수신된 신호를 e+jwot만큼 곱하므로써 변형된 주파수이고, 이때 Wo=2πradians/sec이다. 어떠한 주파수 에러도 없이 순수 사인파 버스트가 수신되는 동안의 상기 변형의 효과는 상기 사인파를 OHz에 혼합시키는 것이다. 주파수 오프셋이 존재할 경우, 주파수 변형된 신호(I 및 Q)는 오프셋 주파수 에러에 일치하는 주파수에서, 각각 사인파 및 코사인파로 구성될 것이다.
주파수가 변형된 신호(I 및 Q)는 결국 과잉 노이즈를 제거하도록 두개의 LPF 블록에 의해 저역 필어링되며 두개의 데시메이터(decimator)블록에 의해 축소 샘플링(downsampled)된다. 순수 사인파가 수신되는 동안, 수신된 신호의 대역폭은 수신된 캐리어 신호와 VCO 사이의 주파수 에러에 일치하게 될 것이다. 따라서, 주파수 변형후, 신호(I 및 Q)는 각각 주파수 범위까지 대역 제한될 것이다. 결국, 저역 필터후 신호는 샘플링된 데이타 신호에 대한 나이퀴스트 판별법(Nyquist criterion)을 위반하지 않고로 축소 샘플링될 수 있다.
데시메이트 되고, 저역 필터링되었으며, 주파수 변형된 직각 신호가 외적 판별기에 의해 실현되는 기저대 판별기에 인가된다. DW radians/sec의 라디안 주파수에서 직각 사인파 입력에 대한 위와 같은 판별기의 출력은
VDISC=Asin(ΔWT')
로 나타날 수 있으며, 이때, T'는 위와 같이 정의되고, A는 비례 상수이다. 따라서, 수신기에 대한 순수 사인파 입력에 있어서, 판별기의 출력은 수신된 캐리어 주파수와 VCO 주파수 사이의 주파수 오프셋에 비례하는 진폭을 가진 DC 신호이다.
외적 판별기의 출력이 두개의 분래된 블록에 공급된다. 일차 IIR 필터로써 실행된 저역 필터인 제1블록은 입력 노이즈의 영향을 제거하도록 외적 판별기의 출력을 원활하게 하는데 사용된다. 순수 사인파 검출기인 제2블록은 순수 사인파를 검출하여 제1블록의 출력을 나머지 AFC 루프 회로에 연결시키는데 사용된다. 상기 순수 사인파 검출기는 평균 및 분산 계산기 및 비교기로 구성된다. 상기 평균 및 분산 계산기는 판별기 출력의 평균, 및
분산
을 계산한다. 순수 사인파 입력에 대해, 평균 M이 주파수 에러에 일치하는 반면 분산 σ2은 작아진다. 그러나, 데이타 신호 또는 노이즈에 대해, 분산은 커질 것이다. 그러므로, 분산 σ2은 비교기에 인가되며, 이 비교기는 상기 분산을 임계 분산치에 비교하며, 상기 분산이 임계치보다 작을 경우 판별기 LPF의 출력에서 AFC 디스에이블 스위치를 클로즈시킨다.
AFC 디스에이블 스위치의 출력은 AFC 이득항 K(이것은 AFC 루우프 역학을 결정한다), 적분기 및 디지탈-아날로그 변환기(D/A)에 연속적으로 인가된다. 이때 D/A변환기의 출력은 전송된 캐리어와 수신기의 VCO 기준 주파수 사이의 모든 주파수 오프셋을 제거하도록 VCO에 인가된다.
본 발명의 요약 부분에, 순수 사인파(PSW)의 자동 주파수 제어(AFC)를 위한 장치 및 방법이 제공되었다. 이것은 수신된 순수 사인파와 기준 주파수 사이의 주파수 차이를 검출하도록 판별하는 것, 상기 주파수 차이를 구분하도록 그것을 적분하는 것, 및 상기 주파수 차이를 제거하도록 기준 주파수를 조정하는 것을 포함한다.
본 발명은 수신된 순수 사인파를 직각으로, 디지탈화하는 것, 사인파를 OHz로 변형시키도록 상기 수신된 순수 사인파를 복합 사인파와 혼합하는 것, 상기 혼합된 사인파를 직각 필터링하는 것, 수신된 순수 사인파와 기준 주파수 사이의 주파수 차이를 검출하도록 외적 판별하는 것, 상기 주파수 차이를 균분하도록 그것을 적분하는 것, 순수 사인파와 기준 주파수 사이의 평균, 분산을 선택적으로 계산하는 것 및 상기 주파수 차이를 제거하도록 전압 제어 발진기의 기준 주파수를 조정하는 것을 특징으로 한다.
본 발명의 양호한 실시예가 설명되고 도시된 반면에, 본 기술에 숙련된 사람은 본 발명의 다른 변화 및 변경이 실행될 수도 있음을 인지해야 할 것이다. 예를들면, IIR 필터가 등가 FIR 필터로 대체될 수도 있으며, 데시메이터가 보다 간단한 기구를 제공하므로써(그러나 초당 보다 많은 계산을 요함) 제거될 수도 있고, 또한 외적 판별기가 다른 판별기 구조로 대체될 수 있다. 게다가, 하드웨어의 디지탈 부분이 디지탈 신호 처리 IC나 이산 하드웨어로 실행될 수도 있다.
이들과 그밖의 모든 변경 및 응용이 첨부된 특허청구 범위를 만족해야 한다.

Claims (14)

  1. 순수 사인파(PSW)의 디지탈 자동 주파수 제어(AFC) 방법에 있어서, 기준 주파수에 관하여, 수신된 순수 사인파와 기준 파형 사이의 주파수 차이를 검출하기 위해 판별(20)하는 단계와, 상기 주파수 차이를 균분하기 위해 상기 주파수 차이를 적분(30)하는 단계, 및 상기 주파수 차이를 제거하기 위해 상기 기준 주파수를 조정(80)하는 단계를 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  2. 제1항에 있어서, 상기 판별(20) 단계가 외적 판별 단계(cross-product discrimination)를 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  3. 제1항에 있어서, 상기 판별(20) 단계가 상기 수신된 순수 사인파를 OHz로 변형시키기 위해 상기 수신된 순수 사인파를 복합 사인 기준 파형과 혼합(50)시키는 단계에 의해 선행되는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  4. 제3항에 있어서, 상기 혼합 및 판별 단계 사이에 상기 혼합된 사인파를 직각으로 필터링(60)하는 단계가 삽입되는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  5. 제3항에 있어서, 상기 혼합 단계가 상기 수신된 순수 사인파를 직각으로, 디지탈화(70)하는 단계에 의해 선행되는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  6. 제1항에 있어서, 상기 조정 단계가 상기 주파수 차이를 제거하기 위해 전압 제어 발진기(80)의 주파수를 조정하는 단계를 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  7. 제1항에 있어서, 상기 기준 주파수를 조정하는 단계가 상기 순수 사인파와 기준 파형 사이의 분산을 측정(90)하므로써 선택적으로 이루어지는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  8. 제1항에 있어서, 상기 판별(20) 단계가 외적 판별에 의해 실행되는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  9. 제8항에 있어서, 상기 수신된 순수 사인파(PSW)를 직각으로, 디지탈화(70)하는 단계와, 상기 수신된 순수 사인파를 OHz를 변형시키기 위해 상기 수신된 순수 사인파를 복합 사인 기준 파형과 혼합(50)하는 단계, 및 상기 혼합된 사인파를 직각 필터링(60)하는 단계를 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  10. 제9항에 있어서, 상기 순수 사인파와 기준 파형 사이의 분산에 기초해서 선택적으로 주파수 조정을 일으키는(100) 단계를 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  11. 제1항에 있어서, 상기 순수 사인파가 버스트된(bursted) 순수 사인파인 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어방법.
  12. 순수 사인파(PSW)의 디지탈 자동 주파수 제어(AFC) 장치에 있어서, 서로 직렬로 연결되어 있으며, 기준 주파수에 관하여, 수신된 순수 사인파와 기준 파형 사이의 주파수 차이를 검출하기 위해 판별하는 수단(20), 및 상기 주파수 차이를 균분하도록 상기 주파수 차이를 적분(30)하고 상기 주파수 차이를 제거하도록 상기 기준 주파수를 조정하는 수단을 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어장치.
  13. 제12항에 있어서, 상기 판별 수단(20)이 수신된 순수 사인파와 기준 파형 사이의 주파수 차이를 검출하기 위한 외적 판별 수단인 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어장치.
  14. 제12항에 있어서, 서로 직렬로 연결되어 있으며, 수신된 순수 사인파를 직각으로 디지탈화(70)하기 위한 수단, 상기 수신된 순수 사인파를 OHz로 변형시키기 위해 상기 수신된 순수 사인파를 복합 사인 기준 파형과 혼합(50)하는 수단, 및 상기 혼합된 사인파를 직각 필터링(60)하는 수단을 포함하는 것을 특징으로 하는 순수 사인파의 디지탈 자동 주파수 제어장치.
KR1019900701782A 1988-12-16 1989-12-14 순수 사인파의 디지탈 자동 주파수 제어 방법 및 장치 KR940003196B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US285147 1988-12-16
US07/285,147 US4910470A (en) 1988-12-16 1988-12-16 Digital automatic frequency control of pure sine waves
US285,147 1988-12-16
PCT/US1989/005778 WO1990007233A1 (en) 1988-12-16 1989-12-14 Digital automatic frequency control on pure sine waves

Publications (2)

Publication Number Publication Date
KR910700568A KR910700568A (ko) 1991-03-15
KR940003196B1 true KR940003196B1 (ko) 1994-04-15

Family

ID=23092938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900701782A KR940003196B1 (ko) 1988-12-16 1989-12-14 순수 사인파의 디지탈 자동 주파수 제어 방법 및 장치

Country Status (17)

Country Link
US (1) US4910470A (ko)
EP (1) EP0373517B1 (ko)
JP (1) JP2992338B2 (ko)
KR (1) KR940003196B1 (ko)
AT (1) ATE158908T1 (ko)
CA (1) CA2003688C (ko)
DD (1) DD292789A5 (ko)
DE (1) DE68928362T2 (ko)
DK (1) DK110491A (ko)
ES (1) ES2107410T3 (ko)
GR (1) GR3024917T3 (ko)
IE (1) IE80652B1 (ko)
IL (1) IL92361A0 (ko)
MX (1) MX166718B (ko)
MY (1) MY104494A (ko)
PT (1) PT92600B (ko)
WO (1) WO1990007233A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285200A (en) * 1990-11-29 1994-02-08 Kabushiki Kaisha Toshiba Portable electronic device and a method for processing data therefore
AUPN174495A0 (en) 1995-03-15 1995-04-06 Ketharanathan, Vettivetpillai Surgical prostheses
KR100193837B1 (ko) * 1996-08-24 1999-06-15 윤종용 시분할다윈접속 디지탈 이동통신 시스템의 주파수 교정 버스트 검출방법
JPH10224184A (ja) * 1997-02-12 1998-08-21 Nec Corp ディジタルａｆｃ回路
DE69829456T2 (de) 1998-01-15 2005-07-28 Motorola Semiconducteurs S.A. Vorrichtung und Verfahren zur Identifizierung eines Frequenzbursts
US6304620B1 (en) * 1998-03-20 2001-10-16 Philips Electronics North America Corproation Sign-cross product automatic frequency control loop
US6282500B1 (en) 1998-09-09 2001-08-28 Qualcomm Inc. Accumulated phase measurement using open-loop phase estimation
AU2002227989A1 (en) * 2000-11-24 2002-06-03 Nokia Corporation Component measures
KR100423059B1 (ko) * 2001-12-27 2004-03-12 엘지이노텍 주식회사 광대역 수신기의 ａｆｃ 장치 및 방법
JP3732214B1 (ja) * 2005-02-16 2006-01-05 三菱電機株式会社 周波数差検出装置及び方法、周波数判別装置及び方法、並びに周波数合成装置及び方法
JP5691186B2 (ja) * 2010-02-10 2015-04-01 アイコム株式会社 自動周波数制御装置および無線通信機
US8638889B2 (en) * 2010-10-28 2014-01-28 Broadcom Corporation Method and apparatus to improve acquisition of a quadrature amplitude modulated (QAM) signal having a frequency offset
US10785074B1 (en) 2020-04-29 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company, Limited Cross-product detection method for a narrowband signal under a wide range of carrier frequency offset (CFO) using multiple frequency bins

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403355A (en) * 1966-01-12 1968-09-24 Fujitsu Ltd Phase control circuit
US4318055A (en) * 1979-08-27 1982-03-02 Westinghouse Electric Corp. Digitally controlled phase lock distillator system
GB2149244B (en) * 1983-10-29 1987-01-21 Standard Telephones Cables Ltd Digital demodulator arrangement for quadrature signals
NL8303819A (nl) * 1983-11-07 1985-06-03 Philips Nv Gesampelde costas lus.
US4814719A (en) * 1987-12-14 1989-03-21 Ford Aerospace & Communications Corporation Unsymmetrical QPSK demodulator

Also Published As

Publication number Publication date
IE80652B1 (en) 1998-11-04
DK110491D0 (da) 1991-06-11
EP0373517A2 (en) 1990-06-20
DK110491A (da) 1991-06-11
ES2107410T3 (es) 1997-12-01
IL92361A0 (en) 1990-07-26
DE68928362D1 (de) 1997-11-06
EP0373517B1 (en) 1997-10-01
EP0373517A3 (en) 1990-08-16
IE894026L (en) 1990-06-16
MY104494A (en) 1994-04-30
WO1990007233A1 (en) 1990-06-28
DD292789A5 (de) 1991-08-08
ATE158908T1 (de) 1997-10-15
GR3024917T3 (en) 1998-01-30
JPH04503441A (ja) 1992-06-18
CA2003688A1 (en) 1990-06-16
PT92600A (pt) 1990-06-29
CA2003688C (en) 1993-10-05
JP2992338B2 (ja) 1999-12-20
MX166718B (es) 1993-01-29
PT92600B (pt) 1998-05-29
DE68928362T2 (de) 1998-03-19
US4910470A (en) 1990-03-20
KR910700568A (ko) 1991-03-15

Similar Documents

Publication Publication Date Title
AU677909B2 (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
KR940003196B1 (ko) 순수 사인파의 디지탈 자동 주파수 제어 방법 및 장치
US4816769A (en) BPSK demodulator and FM receiver for digital data pagers
US5539355A (en) Frequency-shift-keying detector using digital circuits
EP0430480A2 (en) FSK time-delay demodulator with reduced DC-offset
US5410573A (en) Digital phase-locked loop circuit
EP0373405B1 (en) Automatic frequency control in the presence of data
JPH06244813A (ja) 搬送波同期デバイス
US4087628A (en) Carrier lock detector
US5812615A (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
US4993048A (en) Self-clocking system
EP0259867B1 (en) Demodulator for psk-modulated signals
US5949829A (en) Central error detecting circuit for FSK receiver
JPH0744446B2 (ja) 周波数情報検出方法
JPH04207802A (ja) デジタル型ｆｍ信号復調装置
JPS644386B2 (ko)
JP3595478B2 (ja) 周波数偏差検出器および周波数偏差検出方法
GB2213026A (en) Control arrangement for a phase shift keying system
KR200173911Y1 (ko) 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치
JPH0260263A (ja) 無線機に用いる局部発振器の周波数安定化回路
Ziegler Digital signal processing techniques used to demodulate multiple types of telemetry data
US20040247064A1 (en) Differential detector
JPH07264161A (ja) 復調回路
JPH09284352A (ja) キャリア再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee