KR940002398B1 - 액정용 박막트랜지스터의 제조방법 - Google Patents
액정용 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR940002398B1 KR940002398B1 KR1019910010301A KR910010301A KR940002398B1 KR 940002398 B1 KR940002398 B1 KR 940002398B1 KR 1019910010301 A KR1019910010301 A KR 1019910010301A KR 910010301 A KR910010301 A KR 910010301A KR 940002398 B1 KR940002398 B1 KR 940002398B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- liquid crystal
- thin film
- film transistor
- predetermined thickness
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 36
- 239000004973 liquid crystal related substance Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 238000007743 anodising Methods 0.000 claims description 10
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1a도는 종래의 액정용 박막트랜지스터의 구조를 나타낸 구조도.
제1b도는 상기 제1a도의 게이트전극 부분을 확대도시한 단면도.
제2도는 본 발명에 의한 액정용 박막트랜지스터의 구조를 나타낸 단면도.
제3a 내지 f도는 본 발명에 의한 액정용 박막트랜지스터의 제조공정의 일 실시예를 나타낸 공정순서도.
본 발명은 액정표시패널에 관한 것으로, 특히 액정용 박막트랜지스터의 게이트절연층 형성방법에 관한 것이다.
화상정보시대에서 정보전달을 위하여 인간 대 기계의 인터페이스를 담당하는 디스플레이의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 거대한 CTR에 대신한 각종 평면 디스플레이가 개발되어 급속히 보급되고 있다. 그중에서도 액정디스플레이(LCD) 기술의 진전은 현저하여 이미 컬러화질에서는 CTR에 필적하거나 그 이상을 실현하기까지 되고 있다. 특히 액정기술과 반도체기술을 융합한 액티브 매트릭스형 LCD는 CRT와 경합하여 CRT를 능가한 디스플레이로 인식되어 이에 대한 왕성한 연구가 진행되고 있다. 액티브 매트릭스 구동방식은 매트릭스 형태로 배열된 각 화소에 비선형 특성을 갖춘 액티브소자를 부가함으로써 액정의 전기광학효과에 메모리기능을 구비한 것이다. 액티브소자로는 통상 박막트랜지스터가 이용된다. 이 액티브소자는 매트릭스의 화소선택용 어드레스 배선과 함께 수만개 내지 수백만개가 글래스기판상에 집적화되어 매트릭스 회로를 구성한다.
제1a도는 일본 공개공보 평2-85826에 개시된 종래 액정용 박막트랜지스터의 구조를 나타낸 단면도이다. 상기 액정용 박막트랜지스터는, 먼저 글래스기판(10)상에 알루미늄 또는 알루미늄 합금을 증착하고 증착된 알루미늄 금속층을 사진식각공정에 의해 패터닝함으로써 게이트전극(1a)을 형성한다. 이후에 다시 두번째 알루미늄 금속층을 전표면에 증착하고 이 증착된 알루미늄 금속층을 통상의 양극산화방법에 의해 산화시킴으로써 알루미늄 산화막(2)을 형성한다. 이와같이 양극화시켜 얻은 알루미늄 산화막(2)은 후속 열공정시 알루미늉 금속층인 게이트전극(1a)의 표면에서 힐록(hillock)이 생기는 것을 억제하고, 게이트전극(1a)의 단차를 감소시키고, 글래스기판(10)으로부터 상방향으로 글래스기판에 포함되어 있는 불순물이 확산되는 것을 방지할 수 있고, 또한 후속공정에 의해 글래스기판(10)이 손상되는 것을 보호할 수 있는 이점이 있다. 여기서, 미설명부호 3은 절연막, 4는 비정질실리콘층, 5a,5b는 도우프된 비정질실리콘층, 6은 투명전극층, 7a,7b는 금속전극층을 각각 나타낸다.
상술한 종래의 기술은 게이트전극의 패턴을 형성하기 때문에 상기 게이트전극 패턴의 에지(edge) 부위에서 피복력이 좋지 않다. 특히 상기 게이트전극의 단차문제를 감소시키기 위하여 상기 게이트전극 패턴을 경사식각법으로 형성할때 제1b도에 확대도시한 바와 같이 게이트전극(1a) 상부에서 돌기(1b)가 형성되어 더욱이 에지 부위에서의 피복력이 좋지 않게 된다. 그래서, 상기 게이트전극을 알루미늄 산화막으로 피복함으로써 게이트전극의 단차를 감소시키려고 했으나. 단차문제를 완전히 해결하지 못하여 게이트전극의 단차로 인한 게이트전극과 상부전극층과의 단락문제가 여전히 남아 있다.
따라서 본 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 게이트절연층의 피복력을 향상시킬 수 있는 액정용 박막트랜지스터의 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명의 방법은 게이트절연막으로 양극산화절연막을 포함하는 액정용 박막트랜지스터의 제조방법에 있어서 기판상에 소정두께의 금속층을 형성하고, 이 금속층을 패터닝하는 공정과, 상기 패터닝된 금속층의 양 측면을 소정두께까지 일부양극산화하는 공정과, 상기 양 측면이 일부 양극산화된 금속층의 패턴의 상부를 소정두께 에칭하는 공정과, 상기 에칭공정후 상기 금속층의 패턴의 상부를 양극산화하는 공정과, 상기 금속층의 패턴의 상부를 양극산화한 후 통상의 알려진 방법으로 후속공정을 수행하여 상기 액정용 박막트랜지스터를 형성하는 공정을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.
제3a 내지 f도는 본 발명에 의한 액정용 박막트랜지스터의 제조공정의 일 실시예를 나타낸 일부 공정순서도이다.
제3a도는 금속층(1) 및 포토레지스트 패턴(PR)의 형성공정을 도시한 것으로, 먼저 글래스기판(10)상에 소정두께 예컨대 4000Å 정도의 금속층 예컨대 알루미늄층(1)을 형성한다. 이어서 상기 알루미늄(1)위에 포토레지스트를 도포하고, 게이트전극 마스크를 사용하여 노광 및 현상등의 공정을 거침으로써 포토레지스트 패턴(PR)을 형성한다. 여기서, 상기 금속층(1)은 알루미늄 합금층을 사용할 수도 있는데, 이 알루미늄 합금층은 알루미늄을 주성분으로 하고 실리콘(Si), 팔라듐(Pd), 텅스텐(W), 니켈(Ni)및 게르마늄(Ge)중 어느 하나를 소량으로 함유한다.
제3b도는 상기 포토레지스트 패턴(PR)을 마스크로 사용하여, 상기 알루미늄층을 알루미늄 에천트(etchant)로 에칭함으로써 게이트전극(1a)의 패턴을 형성하는 공정을 나타낸다.
제3c도는 상기 포토레지스트 패턴(PR)을 양극산화저지마스크로 사용하여, 상기 패터닝된 게이트전극(1a)의 양 측면을 소정두께, 예컨대 500Å 정도 양극산화하여 제1알루미늄 산화막(2a)을 형성하는 공정을 나타낸다. 여기서, 상기 게이트전극의 양측면에 형성된 산화막은, 상기 게이트전극의 단차문제를 감소시키기 위하여 상기 게이트전극의 경사식각법으로 형성할때 만들어지는, 상기 제1b도에 도시된 바와 같은, 돌기의 형성을 방지하는 역할을 수행하게 된다.
제3d도는 상기 제3c도 공정이후 상기 포토레지스ㅌ 패턴을 제거하여, 상기 게이트전극(1a)의 상부를 노출시키는 공정을 나타낸다.
제3e도는 상기 제3d도 공정후에, 노출된 상기 게이트전극(1a)의 상부를 소정두께, 예컨대 500Å 정도 알루미늄 에천트로 에칭한 공정을 나타낸다. 여기서, 상기 게이트전극의 상부 에칭공정을 상기 알루미늄 에천트를 사용하지 않고, 상기 제3d도 공정의 포토레지스트 패턴을 스트립(strip)하는 현상액을 사용해서도 실시할 수 있다.
제3f도는 상기 제3e도 공정후 상기 게이트전극의 상부를 표면으로 부터 소정깊이까지 양극산화시켜 2000Å 정도의 제2알루미늄 산화막(2b)을 형성하며 상기 제3c도의 제1알루미늄 산화막(2a)과 연결되도록 하는 공정을 나타낸다. 여기서, 상기 제2알루미늄 산화막 형성시 소모된 알루미늄의 두께를 알루미늄 산화막의 두께 팽창율 1.4로 계산하면 1500Å 정도가 된다.
상기 제3f도 공정이후 통상적인 액정용 박막트랜지스터의 제조방법을 사용하여 후속공정을 수행함으로써 제2도에 도시된 액정용 박막트랜지스터를 완성한다.
이상과 같이 본 발명에 의한 박막트랜지스터의 제조방법에서는 트랜지스터의 게이트전극을 절연시키기 위한 게이트절연층을, 일차적으로 상기 게이트전극의 양 측벽과 상부를 일부 양극산화하여 형성함으로써 상기 게이트전극의 단차에 영향을 받지 않고 피복력이 양호한 게이트절연층을 형성할 수 있다. 따라서 상기 게이트전극과 상부 전극층과의 단락문제를 없앨 수 있다.
Claims (6)
- 게이트절연막으로 양극산화절연막을 포함하는 액정용 박막트랜지스터의 제조방법에 있어서, 기판상에 소정두께의 금속층을 형성하고, 이 금속층을 패터닝하는 공정 ; 상기 패터닝된 금속층의 양 측면을 소정두께까지 일부 양극산화하는 공정 ; 상기 양 측면이 일부 양극산화된 금속층의 패턴의 상부를 소정두께 에칭하는 공정 ; 상기 에칭공정후 상기 금속층의 패턴의 상부를 양극산화하는 공정 ; 그리고, 상기 금속층의 패턴의 상부를 양극산화한 후, 통상의 알려진 방법으로 후속공정을 수행하여 상기 액정용 박막트랜지스터를 형성하는 공정을 구비하는 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 금속층은 알루미늄 또는 알루미늄 합금인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제2항에 있어서, 상기 금속층의 소정두께는 4000Å 정도인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제3항에 있어서, 상기 패터닝된 금속층의 양측면을 일부 양극산화하는데의 소정두께는 500Å 정도인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제4항에 있어서, 상기 에칭공정의 소정두께는 500Å 정도인 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 양 측면이 일부 양극산화된 금속층의 패턴의 상부를 소정두께 에칭하는 공정은 상기 금속층을 패터닝할때 사용된 마스크패턴을 스트립사는 현상액을 사용하여 이루어지는 것을 특징으로 하는 액정용 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010301A KR940002398B1 (ko) | 1991-06-21 | 1991-06-21 | 액정용 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010301A KR940002398B1 (ko) | 1991-06-21 | 1991-06-21 | 액정용 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001497A KR930001497A (ko) | 1993-01-16 |
| KR940002398B1 true KR940002398B1 (ko) | 1994-03-24 |
Family
ID=19316079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010301A KR940002398B1 (ko) | 1991-06-21 | 1991-06-21 | 액정용 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940002398B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468687B1 (ko) * | 1997-09-08 | 2005-03-16 | 삼성전자주식회사 | 층간절연막형성방법 |
-
1991
- 1991-06-21 KR KR1019910010301A patent/KR940002398B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001497A (ko) | 1993-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782040B1 (en) | Method of manufacturing a liquid crystal display | |
| KR100195269B1 (ko) | 액정표시장치의 제조방법 | |
| KR100190023B1 (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US6399428B2 (en) | Liquid crystal display and manufacturing process of thin film transistor used therein | |
| KR940002398B1 (ko) | 액정용 박막트랜지스터의 제조방법 | |
| JPH0823102A (ja) | 電子部品及びその製造方法 | |
| KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
| JP3019047B2 (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| KR940002399B1 (ko) | 액정용 박막트랜지스터의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR100195278B1 (ko) | 액정표시장치의 제조방법 | |
| KR100384797B1 (ko) | 액정표시장치의에칭스톱퍼제조방법 | |
| KR100289654B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| KR100707016B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2501153B2 (ja) | 液晶用薄膜トランジスタの製造方法 | |
| KR100336894B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| KR100336893B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| KR100527080B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| KR100527079B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| JPS5914677A (ja) | 薄膜トランジスタの製造方法 | |
| KR100437599B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100195268B1 (ko) | 액정표시장치의 제조방법 | |
| KR20000003168A (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010215 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |