KR940000926B1 - 제 1 및 제 2 증폭기를 구비한 리시버(receiver)회로 - Google Patents

제 1 및 제 2 증폭기를 구비한 리시버(receiver)회로 Download PDF

Info

Publication number
KR940000926B1
KR940000926B1 KR1019900014915A KR900014915A KR940000926B1 KR 940000926 B1 KR940000926 B1 KR 940000926B1 KR 1019900014915 A KR1019900014915 A KR 1019900014915A KR 900014915 A KR900014915 A KR 900014915A KR 940000926 B1 KR940000926 B1 KR 940000926B1
Authority
KR
South Korea
Prior art keywords
circuit
bias
amplifiers
amplifier
receiver circuit
Prior art date
Application number
KR1019900014915A
Other languages
English (en)
Other versions
KR910007236A (ko
Inventor
히데노부 이또오
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
후지쓰 브리엘에스아이 가부시끼가이샤
하니 도시유끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시, 후지쓰 브리엘에스아이 가부시끼가이샤, 하니 도시유끼 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910007236A publication Critical patent/KR910007236A/ko
Application granted granted Critical
Publication of KR940000926B1 publication Critical patent/KR940000926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

제 1 및 제 2 증폭기를 구비한 리시버(SECEIVER)회로
제1도는 종래의 리시버회로의 일예를 나타내는 개통도.
제2도는 본 발명에 의한 리시버회로의 동작원리를 설명하기 위한 개통도.
제3도는 본 발명에 의한 리시버회로의 제 1 실시예를 나타내는 회로도.
제4도는 제3도에 도시한 제 2 바이어스회로의 변형을 나타내는 회로도.
제5도는 본 발명에 의한 리시버회로의 제 2 실시예를 나타내는 개통도.
본 발명은 리시버회로에 관한 것이며, 보다 구체적으로는, 미약한 신호를 검출하여 그 신호를 소정의 신호처리에 적합한 진폭으로 증폭하는 리시버회로에 관한 것이다.
본 발명에 의한 리시버회로는, 컴퓨터 토모그래피 장치와 같은 감지장치로부터 출력신호를 수신하는데 특히 적합하다.
최근, 검출신호의 미약화, 광대역화 사용환경의 다양화에 따라서, 리시버회로의 고이득, 광대역, 고안정화가 요망되고 있다.
이런 이유로, 서로 이산된 디스크리트(discrete) 전치증폭기의 범용승산기를 사용한 리시버회로가 제안된바 있다.
그러나, 이 리시버회로는 주위 온도변화 영향에 민감하다. 다시말해서, 전류 소비 증가로 인해서 리시버회로의 특성이 손상되고, 검출정확성이 불량해져서, 주위 온도변화에 무관하게 리시버회로의 상기 특성과 검출정확성을 모두 안정화할 필요가 있다.
제1도는 종래 리시버회로의 일예를 나타낸다. 제1도에 도시된 리시버회로(1)는, 입력단(4)로부터 입력된 검출신호를 적합한 진폭으로 증폭하는 전치증폭기(2)와, 이 전치증폭기(2)의 증폭된 출력신호에 임의 이득을 주어서 증폭된 검출신호를 출력단(5)을 통해 출력하는 범용승산기(3)를 구비하고 있다. 전치증폭기(2)와 범용승산기(3)는 이산돼 있다. 예를들어 입력단(4)에 공급된 입력 검출신호는 컴퓨토 토모그래피 장치(도시안함)로부터 출력된다.
전치증폭기(2)가 미약한 검출신호를 수신하면, 이 검출신호를, 범용승산기(3)내에서 처리할 수 있는 적합한 진폭으로 증폭한다. 따라서, 범용승산기(3)는 전치증폭기(2)의 출력신호를 임의 이득으로 증폭시켜 소정진폭을 갖는 출력 검출신호를 얻는다.
그러나, 리시버회로(1)는 서로 이산된 전치증폭기(2)와 범용승산기(3)의 단순한 조합이다. 그 결과, 전치증폭기(2)와 범용승산기(3)의 온도특성은 서로 합치하지 않으며, 결과적으로 리시버회로(1)의 특성이 손상되고, 전류소비가 증가된다. 다시말해서, 주위온도가 변화면, 리시버회로(1)의 동작이 불안해지며, 특히 미약한 신호에 대한 검출정확성이 불량해지고, 리시버회로(1)의 전력소비가 증가된다.
즉, 리시버회로(1)가 전치증폭기(2)가 범용승산기(3)로써 단순하게 구성된 경우, 전체 리시버회로(1)가 하나의 온도특성을 갖기 때문에 리시버회로(1)의 전류소비가 변한다. 예를들면 전류소비가 비교적 작은 때에 시스템만의 전원이 실온에서 리시버회로(1)를 구동하기에 충분한 용량인 경우, 전류소비가 증가하면, 시스템의 전원이 리시버회로(1)를 구동시키기에 더 이상 충분치 못하므로 리시버회로(1)의 특성이 손상된다.
따라서, 본 발명의 일반적 목적은, 상기의 문제점들을 해결한 신규하고 유용한 리시버회로를 제공하는데 있다.
본 발명의 보다 구체적인 다른 목적은, 입력신호를 수신하는 입력단과, 상기 입력단에 접속돼 있으며, 그 입력신호를 증폭하여 제 1 증폭신호를 출력하는 제 1 증폭기와, 상기 제 1 증폭기에 접속돼 있으며 제 1 바이어스 전류를 상기 제 1 증폭기에 공급하는 제 1 바이어스회로를 구비하며, 상기 제 1 증폭기와 제 1 바이어스회로가 제 1 회로부를 구성하고 있고, 상기 제 1 증폭기에 접속되어 있으며, 이 제 1 증폭기에서 출력된 제 1 증폭신호를 증폭하여 제 2 증폭신호를 출력하는 제 2 증폭기와, 상기 제 2 증폭기에 접속돼 있으며 제 2 바이어스 전류를 상기 제 2 증폭기에 공급하는 제 2 바이어스회로를 구비하며, 상기 제 2 증폭기와 제 2 바이어스회로가 제 2 회로부를 구성하고 있고, 상기 제 2 증폭기에 접속돼 있으며 이 제 2 증폭기로부터 출력된 제 2 증폭신호를 리시버회로의 출력신호로서 출력하는 출력단을 구비한 것이 특징인 리시버회로를 제공하는데 있다.
상기 제 1 및 제 2 바이어스회로는 서로 독립돼 있고 서로 반대의 온도특성을 갖음으로써 주위온도 상승에 따라 상기 제 1 과 제 2 바이어스 전류가 각각 서로 반대방향으로 변하여 전체적으로 리시버회로의 전류소비 변화를 억제한다.
본 발명의 리시버회로에 의하면, 주위 온도변화에 대해 리시버회로의 동작과 전류소비를 안정시키는 것이 가능하며 따라서 특히 미약한 검출신호에 대해 리시버회로의 검출정확성을 향상시킬 수 있다.
본 발명의 기타의 목적 및 특성들은 첨부도면을 참조한 하기 상세한 설명으로부터 명백히 알 수 있다.
먼저, 본 발명의 리시버회로의 동작원리를 제2도를 참조하여 설명한다. 제2도의 리시버회로(11)는 전치증폭기(12), 제 1 바이어스회로(13), 이득 제어증폭기(15) 및 제 2 바이어스회로(16)등이 도시된 바와같이 접속되어 구성돼 있다. 상기 전치증폭기(12)는 입력단(19)로부터의 입력검출신호를 적합한 진폭으로 증폭한다. 예를들어, 입력된 검출신호는 컴퓨터 토모그래피장치(도시 안함)로부터 출력된다.
제 1 바이어스회로(13)는 소정의 바이어스 전류를 전치증폭기(12)에 공급한다. 상기 이득제어증폭기(15)는, 이득제어전압(14)에 의해 결정되는 소정 이득만큼 상기 전치증폭기(12)의 증폭 출력신호를 승산하기 위한 승산회로를 구비하고 있다.
제 2 바이어스회로(16)는 소정 바이어스 전류를 이득 제어증폭기(15)에 공급한다. 이득 제어증폭기(15)의 증폭 출력신호는 출력단(20)을 통하여 출력된다.
전치증폭기(12)와 제 1 바이어스회로(13)가 전치증폭부(17)를 구성하고 있다. 이득 제어증폭기(15)와 제 2 바이어스회로(16)가 이득 제어증폭부(18)를 구성하고 있다.
제 1 바이어스회로(13)는 전치증폭기(12)용 바이어스 소오스로서 기능하며, 전치증폭기(12)의 특성을 결정한다. 제 2 바이어스회로(16)는 이득 제어증폭기(15)용 바이어스 소오스로서 기능하며, 이득 제어증폭기(15)의 특성을 결정한다. 전치증폭기(12)와 이득 제어증폭기(15)용의 바이어스 소오스들은 독립돼 있으므로, 온도변화에 대해, 전치증폭기(12)와 이득 제어증폭기(15)의 동작을 개별적으로 안정시킬 수 있다. 이러한 안정화를 위하여 바이어스 소오스들에 대해 정의 온도특성이 주어져서 전치증폭기(12)와 이득 제어증폭기(15)의 입/출력 관계를 일정히 유지하도록 되어 있다.
예를들어 전치증폭부(17)와 이득 제어증폭부(18) 양자가, 온도상승에 따라 바이어스 전류가 증가하게 되는 특성을 갖는 경우, 리시버회로(11)의 온도특성을 향상시키는 것은 가능하나, 리시버회로(11)의 소비전력이 증가한다. 따라서, 전치증폭부(17)의 제 1 바이어스회로(13)는, 온도상승에 따라 소비전류가 증가하는 정의 온도특성을 갖으므로, 전치증폭기(12)의 동작이 안정된다. 다른 한편, 이득 제어증폭부(18)의 제 2 바이어스회로(16)는, 온도상승에 따라 바이어스회로(16)는, 온도상승에 따라 바이어스 전류가 증가하는 부의 온도특성을 갖고 있다. 그 결과, 전치증폭부(17)와 이득 제어증폭부(18)는, 온도변화 발생시에도, 각각 안정하게 동작하며, 리시버회로(11)은, 전체적 소비전류가 일정하도록 제어된다. 다시말해서, 리시버회로의 전치증폭부와 이득 제어증폭부의 제 1 및 제 2 바이어스회로가 임의적 온도특성을 갖도록 설계되면, 리시버회로의 소비전류가 온도변화에 따라 변할 수 있다.
그러나, 본 발명에서는, 상기 제 1 과 제 2 바이어스회로인 (13)과 (16)은, 상호 반대되는 온도특성을 갖으므로, 소비전류 변화는 전치증폭부(17)외 이득 제어증폭부(18)가 서로 반대로 된다. 그 결과, 리시버회로(11)의 전체적 소비전류가 일정히 유지된다. 리시버회로의 입력특성과 출력특성 자체는 상기의 온도특성을 갖지 않으며, 그 신호가 온도변화에 응답해서 변화하지 않음을 주의해야 한다. 소비전력만이 온도변화에 응답해서 변화하는 온도특성을 갖는다.
또한, 제 1 바이어스회로(13)가, 온도상승에 따라 소비전류가 감소하는 부의 온도특성을 갖고, 제 2 바이어스회로(16)가, 온도상승에 따라 바이어스 전류가 증가하는 정의 온도특성을 갖게 하는 것도 가능하다.
그러나, 예를들어, 제 1 바이어스회로(13)가 정의 온도특성을 갖고, 제 2 바이어스회로(16)가 부의 온도특성을 갖는 경우, 전치증폭기(12)는 고주파수에서도 안정하게 동작할 수 있다.
그러므로, 본 발명에 의하면, 주위온도 변화에 의한 리시버회로 특성 손상을 방지할 수 있다. 또한, 주위 온도 변화에 응답해서 리시버회로의 소비전류가 증가하는 것을 방지할 수 있고, 리시버회로의 검출정확성을 향상시킬 수 있다.
다음은, 본 발명의 리시버회로의 제 1 실시예를 제3도를 잠조해서 설명한다.
제3도의 리시버회로는, 제 1 바이어스회로(22), 이 제 1 바이어스회로(22)로부터의 바이어스 전류에 의해 구동되는 전치증폭기(23), 제 2 바이어스회로(25), 이 제 2 바이어스회로(25)로부터의 바이어스 전류에 의해 구동되는 이득 제어증폭기(26), 및 원내에 표시된 외부단자 “1”~“11”을 구비하고 있다. 고전위를 갖는 전원전압 VCC가 외부단자 “1”에 공급된다. 외부단자 “10”은 접지전위 GND에 접지돼 있다. 저전위를 갖는 전원전압 VEE는 외부단자 “11”에 공급된다. 이 전원전압 VEE는, 저항 R1을 통하여 외부단자 “4”에 공급되며, 저항 R2를 통하여 외부단자 “9”공급된다. 주입력전압 VY는 외부단자 “6”과 “5”간에 걸리며, 이득제어전압 VX는 외부단자 “8”과 “7”간에 걸린다. 전치증폭기(23)에의 입력신호는 외부단자 “2”에 공급되며, 전치증폭기(23)의 출력신호는 외부단자 “4”로부터 얻어지고, 이득 제어증폭기(26)에의 입력신호(주 입력전압 VY)는 외부단자 “6”과 “5”간에 걸리며, 이득 제어증폭기(26)의 (리시버회로(21)의) 출력신호는 외부단자 “9”를 통해 얻어진다. 위상보상을 위한 신호를 외부단자 “3”에 공급할 수 있다.
제 1 바이어스회로(22)와 전치증폭기(23)가 제어증폭부(28)를 구성하고 있으며, 제 2 바이어스회로(25)외 이득 제어증폭기(26)가 이득 제어증폭부(29)를 구성하고 있다.
상기 제 1 바이어스회로(22)는, 트랜지스터 Q1과 Q2, 다이오드 D21~D24, 저항 R11R과 R 12과 도시된 바와같이 접속 구성돼 있다. 전치증폭기(23)는 트랜지스터 Q3~Q8, 다이오드 D24~D27, 다이오드 D24~D27, 저항 R13~R20이 도시된 바와같이 접속 구성돼 있다.
제 2 바이어스회로(25)는 트랜지스터 Q9~Q16, 저항 R21~R25가 도시된 바와같이 접속 구성돼 있다. 이득 제어증폭기(26)는 트랜지스터 Q17~Q31, 다이오드 D28과 D29, 저항 R26~R36이 도시된 바와같이 접속구성돼 있다. 제3도에서, “X2” 기호가 부기된 트랜지스터들은, 그 크기가 다른 트랜지스터의 2배이다. 다이오드 D21~D29는 각각, 다이오드 접속을 갖는 트랜지스터, 즉, 그의 베이스와 콜렉터가 접속된 트랜지스터로써 구성할 수도 있다.
상기 제 1 실시예의 동작을 설명한다.
트랜지스터 Q5의 바이어스 전류가 전치증폭기(23)에서 일정한 것으로 가정하면, 트랜지스터의 베이스-에미터 전압 VBE의 온도특성이 저항의 온도특성과 독립적이기 때문에, 트랜지스터 Q7의 출력 포인트가 변하고, 오프셋이 발생한다. 전치증폭기(23)의 피드백 시스템은 상기 발생된 오프셋 때문에 극도로 불안정해진다. 따라서, 이 오프셋 발생을 방지하기 위한 수단이 필요하다. 이것은, 본 실시예에서는, 상기 제 1 바이어스회로(22)에 대해, 트랜지스터 Q7의 출력포인트가 일정해지도록 하는 소정의 온도특성을 부여함으로써 달성한다.
이러한 소정의 온도특성은, 온도상승에 따라 바이어스 전류가 증가하는 특성이다. 특히 전치증폭부(28)는 정 및 부의 전원전압 VCC와 VEE에 관련하여 동작하며, 전치증폭기의 동작은 입력신호가 없을 때 그 출력이 접지전위 GND를 갖는 경우에 안정하며, 입력신호가 없을 때 그 출력이 접지전위 GND를 갖지 않는 경우 불안정하다. 또한, 제 1 바이어스회로(22)는, 접지전위 GND와 전원전압 VEE사이에서 동작하며, 다이오드 D21~D24, 베이스-에미터 전압 VBE의 5 스테이지에 상당하는 트랜지스터 Q1과 Q2, 및 예를들어 저항치 1.1KΩ의 저항 R1을 구비하고 있다. 다른 한편, 전치증폭기(23)는 다이오드 D25~D27, 베이스-에미터 전압 VBE의 5 스테이지에 상당하는 트랜지스터 Q6와 Q7, 및 예를들어 저항치 1.1KΩ의 저항 R14를 구비하고 있다. 따라서, 트랜지스터 Q7의 출력포인트는, 전치증폭기(23)에의 입력신호가 없는 경우, 접지전위 GND의 부근에서 안정화된다.
온도특성에 관해서는, 트랜지스터의 저항과 베이스-에미터 전압 VBE는, 완전히 독립된 온도특성을 나타낸다. 따러서, 전치증폭기(23)의 온도특성은, 도시된 회로구성으로는 크게 변화될 염려가 있다. 그러나, 제 2 바이어스회로(22)도 역시 유사한 오도특성을 나타낸다. 이런 이유로, 전치증폭기(23)내에서 발생된 전압 (트랜지스터 Q7의 에미터 출력)이 적절히 출력되며, 전체적인 증폭부(28)는 온도에 대해 안정한 특성을 갖고 있다. 증폭부(28)의 소비전류가, 상기 설명한 바와같이 증가함으로써, 이득 및 위상 마진의 손상을 방지한다.
다른 한편, 주 입력전압 VY가 이득 제어증폭부(29)에 공급되는 경우, 상기 주 입력전압 VY와 저항 R23를 갖는 저항 RY에 의해 결정되는 전류편차가, 자동 쌍을 형성하는 트랜지스터 Q25와 Q29의 콜렉터 전류간에 발생하며, 저항치 RO의 저항 R34를 통해 흐르는 전류가 변화한다. 트랜지스터 Q24와 Q27은 이득 제어전압 VX에 따라서 트랜지스터 Q25와 Q29의 콜렉터 전류들의 변화를 소정비율로 저항 R34(RO)에 부여한다. 트랜지스터 Q25의 콜렉터 전류는, 트랜지스터 Q23과 Q24에 소정비율로 공급되고, 트랜지스터 Q29의 콜렉터 전류는 트랜지스터 Q28과 Q27에 소정비율로 공급된다. 그 결과, 트랜지스터 Q25와 Q29의 콜렉터 전류들의 일부는 각각 트랜지스터 Q23과 Q28을 통해 흘러서, 승산회로를 구성하고 있다. 상기에서 소정비율은, 이득제어전압 VX에 의해 결정되며, 이득 제어증폭기(26)의 이득이 상기 이득제어전압 VX에 의해 제어된다.
저항치 RX의 저항 R27을 통해서 흐르는 전류는, 상기 이득제어전압 VX에 따라 변한다. 따라서 다이오드 D28과 D29를 통해 흐르는 현재 전류가 변하며, 따라서 다이오드 D28과 D29간의 전압이 변한다. 이 경우, 다이오드 D28과 D29의 베이스-콜렉터측이 동일 노드에 접속돼 있으므로, 다이오드 D28과 D29의 에미터측의 전위가 변한다.
또한, 다이오드 D28의 에미터가 트랜지스터 Q23과 Q28의 베이스에 접속돼 있고, 다이오드 D29의 에미터가 트랜지스터 Q24과 Q27의 베이스들에 접속돼 있으므로, 다이오드 D28과 D29의 베이스전위들이 변한다.
또한 트랜지스터 Q23과 Q24의 에미터들이 접속돼 있고, 다이오드 D27과 D28의 에미터들이 접속돼 있으므로 다이오드 D28과 D29의 베이스 전위가 변할 때 트랜지스터 Q23과 Q24 그리고 트랜지스터 Q27과 Q28을 통해 흐르는 전류가 변한다. 트랜지스터 Q23과 Q24를 통해 흐르는 전류와 트랜지스터 Q27과 Q28을 통해 흐르는 전류의 비율은 상기 설명한 소정 비율이다.
주위온도가 변하면, 또한 바이어스 전류등이 변환다. 주 입력전압 VY의 변화는 저항 R32를 통해 흐르는 전류의 변화로서 나타난다. 저항 R32가 온도특성을 갖으므로, 주 입력전압 VY에 기인한 전류변화분 또한 온도특성을 갖는다. 그러나, 저항 R32의 온도특성은 저항 R34에 의해 상쇄되므로, 문제가 생기지 않는다.
이와 유사하게, 이득제어전압 VX이 변화는 저항 R27을 통해 흐르는 전류의 변화로서 나타난다. 저항R27은 온도특성을 갖으므로, 트랜지스터 Q18과 Q21에 흐르는 전류의 소정비율이 또한 온도특성을 갖는다. 그 결과, 이득제어전압 VX의 변화는 이득 제어증폭부(27)의 출력신호의 변화로서 나타난다. 저항 R27의 온도특성을 상쇄시키기 위해서, 제 2 바이어스회로(25)는, 트랜지스터 Q19과 Q22에 흐르는 전류 IX에 온도 특성을 부여한다. 제 2 바이어스회로(25)는 저항 R21과 R22에 의해 기준전압을 발생하며, 이 제 2 바이어스 회로(25)는 상긴 기준전압이 트랜지스터 Q10과 Q12에 접속된 저항 R24에 걸리도록 하는 회로구성을 갖고 있다. 트랜지스터 Q15와 Q14는, 트랜지스터 Q9와 Q11 그리고 트랜지스터 Q10이 Q12를 통해 흐르는 전류가 동일해지고 트랜지스터 Q9와 Q10의 베이스-에미터 전압 VBE가 동일해지고, 그리고 트랜지스터 Q11과 Q12의 베이스-에미터 전압 VBE또한 동일해지도록 세트돼 있다. 다시말해서, 트랜지스터 Q10의 베이스 전위는, (트랜지스터 Q9의 베이스전위-트랜지스터 Q9의 베이스-에미터 VBE의 강하분-트랜지스터 Q11의 베이스-에미터 전압 VBE의 강하분+트랜지스터 Q12의 베이스-에미터 전압 VBE의 상승분+트랜지스터 Q10의 베이스-에미터 전압 VBE의 상승분)으로서 얻어지면, 트랜지스터 Q9와 Q10의 베이스전위들은 동일하다.
트랜지스터 Q14와 Q15를 통해 흐르는 전류는, 트랜지스터 Q10과 접지 GND 사이에 접속된 저항 R24에 걸린 전압에 의해 결정된다. 저항 R24가 온도특성을 갖으므로, 트랜지스터 Q14와 Q15를 통해 흐르는 전류 들은 저항 R24의 온도특성에 의해 결정되며, 바이어스 전류 IX로서 사용된다. 따라서, 상기 바이어스 전류 IX는 저항 R24의 온도특성을 갖는다.
저항 R24에 걸린 전압이 일정하므로, 저항 R27을 통해 흐르는 전류에 의해 발생된 저항 R27에 걸린 전압이 일정해진다. 이 경우, 전치증폭부(28)과는 반대로, 부의 온도특성에 응답해서 이득 제어증폭부(29)의 저항이 커지고, 상기 바이어스 전류 IX가 감소된다. 따라서, 상기 이득 제어증폭기(26) 자체의 동작이 또한 온도에 대해 안정하다.
그러므로, 전치증폭부(28)과 이득 제어증폭부(29)의 조합인 리시버회로(21)가 온도변화 발생시에도 안정한 동작을 행하며, 리시버회로(21)의 전체의 소비전류가 또한 온도변화에 대해 안정한다.
다시말해서, 제 1 바이어스회로(22)는, 다이오드와 관련되는 정의 온도특성을 갖으며 전치증폭기(23)에 피드백되어 이득을 일정히 유지한다. 이런 이유로, 주위온도가 상승하면, 베이스-에미터 전압 VBE(다이오드 전압 VD)이 저하되고, 저항이 증가한다. 주위 온도상승에 따른 바이어스 전류의 증가는 저항 증가에 의해 야기되는 주파수대의 손상을 방지한다. 또한, 상기 제 1 바이어스회로(22)와 전치증폭기(23)이 전원간에서 접속된 다이오드, 트랜지스터, 저항들의 수면에서 서로 유사한 구성을 갖으므로, 오프셋 위상마진등의 변화등의 전치증폭부(28)의 출력특성의 변화를 방지하는 것이 가능하다.
다른 한편 제 2 바이어스회로(25)는, 저항에 의존되는 부의 온도특성을 갖으며, 이득 제어증폭기(26)는, 승산회로로서 동작하는 회로 구성을 갖는다. 이득 제어증폭기(26)의 출력전압 VO의 편차 △VO는 하기 식으로 기술할 수 있다.
△VO=[K/(IX, RX)], △VX, △VY
이 식에서, K=RO/RY, △VX는 이득제어전압 VX의 편차를 나타내며, △VY는 주 입력전압 VY의 편차를 나타낸다.
상기 식으로부터 알 수 있는 바와같이, 편차 △VO는 바이어스 전류 IX와 저항 RX의 곱에 의존된다. 주위 온도가 상승하면, 저항 RX등의 저항이 증가되나, 바이어스 전류 IX와 같은 바이어스 전류는 주위온도 상승에 따라 감소되는데, 그 이유는 바이어스 전류는 일정전압과 저항에 의해 결정되기 때문이다. 따라서, 상기 곱 IX, RX는 변화지 않으며, 편차 △VO가 일정히 유지된다.
또한, 이득 제어증폭기(26)의 주파수대는 전치증폭기(23)의 것에 비해 충분히 넓으므로 주파수대의 변화에 의해 문제가 발생하지 않는다.
그러므로, 본 실시예에 의하면, 리시버회로의 주파수대, 이득 및 소비전력이 주위온도 상승에 대해 일정하다. 이런 이유로, 리시버회로의 동작이 안정하며, 특히 미약한 입력신호에 대해 검출정도가 향상된다.
제4도에 제 2 바이어스회로(25)의 변형을 나타낸다.
제4도에서, 제3도의 대응부분과 동일한 부분들은 동일 참조번호로 표시돼 있으며, 그 설명은 생략한다.
바이어스회로(25)는 전원전압 VEE가 공급되면 동작한다. 트랜지스터 Q9와 Q10은 한조를 이루고 있다. 트랜지스터 Q11과 Q12 또한 한조를 이루고 있다.
트랜지스터 Q14와 Q15 또한 한조를 이루고 있다. 3 다이오드 D110, D120 및 D130은, 트랜지스터 Q16의 베이스와 트랜지스터 Q10의 콜렉터 사이에 직렬로 접속돼 있다.
다이오드 D110, D120 및 D130은, 바이어스회로(25)를 활성화하기 위한 활성화회로를 형성하고 있으며, 다이오드 D110, D120 및 D130은, 다이오드 D130의 음극이 트랜지스터 Q16의 베이스에 접속되는 방향으로 접속돼 있다. 직렬로 접속된 다이오드 D110, D120 및 D130은, 직렬 접속된 트랜지스터 Q10과 Q12에 병렬로 설치돼 있다. 상기 직렬 접속된 다이오드 D110, D120 및 D13에 걸린 순방향 전압강하는 상기 트랜지스터 Q10과 Q12가 온(ON) 상태일 때는 트랜지스터 Q10과 Q12간에 걸린 전압강화분보다 더 크게 세트돼 있다.
전원전압 VEE이 제4도에 도시된 바이어스회로(25)에 공급되면, 베이스 전류가 다이오드 D110-D130을 통해 트랜지스터(Q16)에 공급된다. 따라서, 트랜지스터 Q16의 에미터 전류에 의해서 트랜지스터 Q16이 온되면, 트랜지스터 Q14와 Q15가 온된다.
동시에, 베이스 전류가 전치증폭기(26)에 공급된다. 트랜지스터 Q14와 Q15가 온되면, 트랜지스터 Q9~Q13이 온된다. 그 결과, 다이오드 D110~D130의 순방향 전압강하가 트랜지스터 Q10과 Q12의 전압강하보다 적게되고, 다이오드 D110~D130을 통해 흐르는 순방향 전류가 단전된다. 따라서, 베이스전류가 트랜지스터 Q12의 콜렉터로부터 트랜지스터 Q16으로 공급된다. 트랜지스터 Q16은 온 상태로 유지되며, 바이어스 전압은 전치증폭기(26)에 공급된다. 바이어스회로(25)는 상기 설명한 바와같이 활성화된다.
전원전압 VEE가, 바이어스회로(25)의 활성화시에 이 회로에 공급되면, 순방향 전류가 다이오드 D110~D130을 통해 흘러서 바이어스회로(25)를 활성화한다. 이 다이오드 D110~D130으로 구성된 활성화 회로에 의해 상기 바이어스회로(25)가 활성화된, 후, 다이오드 D110~D130을 통해 흐르는 순방향 전류는 바이어스회로(25)의 동작에 의해 자동으로 단절된다. 그러므로, 다이오드 D110~D130에 흐르는 순방향 전류를 단절하기 위해서 상기 활성화 회로의 동작을 정지시키기 위한 개별 접지회로를 설치할 필요가 있으며, 이 정지회로가 요구되는 바이어스회로에 비해, 상기 바이어스회로(25)의 소비전류를 상당히 저감할 수 있다.
다음은, 본 발명의 리시버회로의 제 1 실시예를 제5도를 참조하여 설명한다.
제5도에서, 제3도의 대응 부위들과, 근본적으로 동일한 부위들을 동일 참조번호로 나타나 있으며, 그 설명은 생략한다.
본 실시예에서는, 리시버회로(21A)의 전치증폭기(23)와 이득 제어증폭기(26) 사이에, 전치증폭기(23)의 출력신호 파형을 정형하기 위한 정형회로(100)가 접속돼 있다. 따라서, 이득 제어증폭기(26)가 상기 정형회로(100)로부터 출력된 정형신호를 수신한다.
물론, 상기 전치증폭기(23)와 이득 제어증폭기(26)를 접속시키는데 캐패시터 접속을 채용할 수도 있다.
상기의 실시예들에서, 입력단에 설치된 제 1 증폭기는 전치증폭기이고, 출력단에 설치된 제 2 증폭기는 이득 제어증폭기이다. 그러나, 이 제 1 과 제 2 증폭기는 상기의 증폭기들에 한정되지 않으며, 이 제 1 및 제 2 증폭기가 서로 독립돼 있고, 서로 반대의 온도특성을 갖는 제 1 및 제 2 바이어스회로에 의해 각각 구동되는한, 본 발명의 효과를 얻을 수 있다.
또한, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 요지내에서 다양한 변형이 가능하다.

Claims (9)

  1. 입력신호를 수신하는 입력단(19), 상기 입력단에 접속되어 상기 입력신호를 증폭하여 제 1 증폭신호를 출력하는 제 1 증폭기(12, 13), 상기 제 1 증폭기에 접속되어 상기 제 1증폭기로부터 출력된 상기 제 1 증폭신호를 증폭하여 제 2 증폭신호를 출력하는 제 2증폭기(15, 26), 및 상기 제 2 증폭기에 접속되어 상기 제 2 증폭기로부터 출력된 제 2 증폭신호를 리시버회로의 출력신호로서 출력하는 출력단(20)을 구비한 리시버회로에서 ; 상기 제 2 증폭기(12,23)에 접속된 제 1 바이어스회로(13, 22)가 상기 제 1 증폭기에 제 1 바이어스 전류를 공급하고, 상기 제 1 증폭기와 제 1 바이어스 전류는 제 1 회로부(17,28)를 형성하고 있으며; 그리고 상기 제 2 증폭기(15, 26)에 접속된 제 2 바이어스회로(16,25)가 제 2 바이어스 전류를 상기 제 2 증폭기에 공급하고, 상기 제 2 증폭기와 상기 제 2 바이어스회로가 제 2 회로부(18,29)를 형성하고 있으며 ; 그리고, 상기 제 1 및 제 2 바이어스회로는 서로 독립돼 있고, 상호 반대의 온도특성을 갖음으로써, 상기 제 1 및 제 2 바이어스 전류가 각각 주위온도 상승에 따라 서로 반대방향으로 변화되어 전체적으로 리시버회로의 소비전류 변화를 억제하는 것이 특징인 제 1 및 제 2 증폭기를 구비한 리시버회로(11, 21, 21A).
  2. 제1항에 있어서, 상기 제 1 바이어스회로(13,22)가 주위온도 상승에 따라 제 1 바이어스 전류를 증가시키는 정의 온도특성을 갖음으로써, 주위온도 변화에 대한 상기 제 1 회로부의 특성변화를 억제하고, 상기 제 2 바이어스회로(16,25)가 주위 온도상승에 따라 제 2 바이어스 전류를 감소시키는 부위 온도특성을 갖음으로써 주위온도 변화에 대한 상기 제 2 회로부의 특성 변화를 억제하는 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  3. 제1항에 있어서, 상기 제 1 바이어스회로(13,22)가 주위온도 상승에 따라 제1바이어스 전류를 감소시키는 부의 온도특성을 갖음으로써, 주위온도 변화에 대한 상기 제 1 회로부의 특성변화를 억제하고, 상기 제 2 바이어스회로(16,25)가 주위온도 상승에 따라 제 2 바이어스회로 전류를 증가시키는 정의 온도특성을 갖음으로써 주위온도 변화에 대한 상기 제2회로부의 특성 변화를 억제하는 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  4. 제1~3항중 임의의 1항에 있어서, 상기 제 1 바이어스뢰로(13,22)가 다이오드(D21~D24)를 구비하고 있고, 상기 제 2 바이어스회로(16,25)가 저항(R24)을 구비하고 있으며, 상기 제 1 바이어스회로의 상기 온도 특성이 상기 다이오드에 의존적이고, 상기 제 2 바이어스회로의 상기 온도특성이 상기 저항에 의존하는 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  5. 제1~3항중 임의의 1항에 있어서, 상기 제 1 증폭기(12, 13)가 전치증폭기(12, 13)을 포함하며, 상기 제 2증폭기(15,26)가 이득제어증폭기(15,26)를 포함하는 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  6. 제1~3항중 임의의 1항에 있어서, 상기 제1증폭기(12,23)의 출력이 상기 제2증폭기(15,26)의 입력단에 직접 접속된 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  7. 제1~3항중 임의의 1항에 있어서, 상기 제 1 증폭기(12,23)의 출력이 상기 제 2 증폭기(15,26)의 입력단에 캐패시터 접속된 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  8. 제1~3항중 임의의 1항에 있어서, 상기 제 1 증폭기(12,23)의 출력단과 상기 제 2 증폭기(15,26)의 입력단 사이에 정형회로(100)가 접속돼 있고, 이 정형회로가 상기 제 1 증폭신호의 파형을 정형하는 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
  9. 제1~3항중 임의의 1항에 있어서, 상기 입력신호를 컴퓨터 토모그래피 장치를 포함하는 그룹에서 선택된 감지장치로부터 수신하는 것이 특징인 제 1 및 제 2 증폭기로 구비한 리시버회로.
KR1019900014915A 1989-09-20 1990-09-20 제 1 및 제 2 증폭기를 구비한 리시버(receiver)회로 KR940000926B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-244555 1989-09-20
JP1244555A JP2582442B2 (ja) 1989-09-20 1989-09-20 レシーバ回路

Publications (2)

Publication Number Publication Date
KR910007236A KR910007236A (ko) 1991-04-30
KR940000926B1 true KR940000926B1 (ko) 1994-02-04

Family

ID=17120451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014915A KR940000926B1 (ko) 1989-09-20 1990-09-20 제 1 및 제 2 증폭기를 구비한 리시버(receiver)회로

Country Status (5)

Country Link
US (1) US5159288A (ko)
EP (1) EP0419366B1 (ko)
JP (1) JP2582442B2 (ko)
KR (1) KR940000926B1 (ko)
DE (1) DE69018179D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114910A (en) * 1998-12-14 2000-09-05 Raytheon Company Temperature compensated amplifier and operating method
US6121838A (en) * 1998-12-23 2000-09-19 Finisar Corporation Precision GaAs low-voltage DC amplifier
US6625238B2 (en) * 2000-03-29 2003-09-23 Sony Corporation Low power and high linearity receivers with reactively biased front ends
US6583667B1 (en) * 2001-12-20 2003-06-24 Institute Of Microelectronics High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
WO2004032319A1 (ja) * 2002-10-04 2004-04-15 Mitsubishi Denki Kabushiki Kaisha 温度補償機能付き差動増幅器
EP2104182A1 (en) * 2008-01-17 2009-09-23 Raysat, Inc. Integrated antenna phased array control device
KR101147295B1 (ko) * 2010-10-28 2012-05-18 에스케이하이닉스 주식회사 반도체 장치의 리시버 회로 및 신호 수신방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3195065A (en) * 1963-06-26 1965-07-13 Statham Instrument Inc Temperature stabilization of transistor amplifiers
US3395359A (en) * 1965-01-04 1968-07-30 Electronic Associates Differential amplifier
US3531733A (en) * 1968-03-04 1970-09-29 Sprague Electric Co Linear amplifier with ac gain temperature compensation and dc level shifting
US3755751A (en) * 1971-10-21 1973-08-28 Motorola Inc High voltage solid-state amplifier having temperature responsive shutdown
JPS5330850A (en) * 1976-09-03 1978-03-23 Hitachi Ltd Gain control circuit
US4476441A (en) * 1980-12-23 1984-10-09 Zdzislaw Gulczynski Push-pull power amplifier
DE3150371A1 (de) * 1980-12-23 1982-07-22 Zdzislaw Dipl.-Ing. 8000 München Gulczynski Leistungsverstaerker mit ruhestromregler
US4368420A (en) * 1981-04-14 1983-01-11 Fairchild Camera And Instrument Corp. Supply voltage sense amplifier
US4454480A (en) * 1981-07-15 1984-06-12 Allfather Lars P Amplifying with cascaded class B amplifiers
DE3329663A1 (de) * 1983-08-17 1985-03-07 Telefunken electronic GmbH, 7100 Heilbronn Mehrstufiges signaluebertragungssystem

Also Published As

Publication number Publication date
KR910007236A (ko) 1991-04-30
DE69018179D1 (de) 1995-05-04
EP0419366A3 (en) 1991-05-15
EP0419366A2 (en) 1991-03-27
JP2582442B2 (ja) 1997-02-19
JPH03107205A (ja) 1991-05-07
US5159288A (en) 1992-10-27
EP0419366B1 (en) 1995-03-29

Similar Documents

Publication Publication Date Title
US5467058A (en) Amplifier circuit with a stabilized bias in its output stage
JPH0720034B2 (ja) 広作動範囲の線形自動利得制御増幅器
US3932768A (en) Limiting amplifier
US4935703A (en) Low bias, high slew rate operational amplifier
US4564879A (en) Electronic power overload protection circuit
US4551642A (en) Level shifting circuit
KR940000926B1 (ko) 제 1 및 제 2 증폭기를 구비한 리시버(receiver)회로
US5874858A (en) Amplifier system having a constant current regulating unit
US4573021A (en) Circuit output stage arrangement
EP1928087B1 (en) Variable gain amplifier circuit
US5245222A (en) Method and apparatus for buffering electrical signals
US5111156A (en) Current amplifier circuit
JP3125282B2 (ja) オーディオ信号増幅回路およびこれを用いた携帯用音響機器
US5010303A (en) Balanced integrated circuit differential amplifier
US3427560A (en) Direct current amplifier
US4626795A (en) Differential amplifier
US5218323A (en) Transistor direct-coupled amplifier
US6806770B2 (en) Operational amplifier
US5387878A (en) Amplification circuit
EP0106378A1 (en) Electronic power overload protection circuit
JPS6019166B2 (ja) プツシユプル電力増幅器
JP2638297B2 (ja) ピークレベル検出回路
JP2002111390A (ja) オーディオアンプのショックノイズ防止回路
JP2623954B2 (ja) 利得可変増幅器
KR930001882Y1 (ko) 입력 바이어스 전류 제거회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee