KR940000261B1

KR940000261B1 - 전력증폭장치

Info

Publication number: KR940000261B1
Application number: KR1019910002544A
Authority: KR
Inventors: 신봉섭
Original assignee: 주식회사 썬 코리아전자; 신규섭
Priority date: 1991-02-13
Filing date: 1991-02-13
Publication date: 1994-01-12
Also published as: KR920017346A

Abstract

내용 없음.

Description

전력증폭장치

제1도는 본 발명에 의한 제어 블럭도.

제2도는 제1도의 상세회로도.

제3도는 제2도의 주요부분의 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 증폭회로 2 : 정출력전압 보상회로

3 : 부출력전압 보상회로 4 : 부궤환 판별회로

5 : 파형보상회로 6 : PWM 제어회로

7 : 스위칭 회로 8 : 트랜스포머

9 : 정전압 정류회로 10, 12 : 저역필터회로

11 : 부전압 정류회로 13,14 : 최대전압 유지회로

15 : 인버터 및 파형정형회로 16 : 전력증폭회로

본 발명은 오디오 앰프, 카 부스터(CAR BOOSTER), 모터 드라이브, 인버터 등과 같은 곳에 쓰이는 전력증폭용으로 적합하도록 한 전력증폭장치에 관한 것이다.

일반적으로, 전력증복장치는 능동소자를 이용한 증폭방식과 펄스폭 변조(PWM : Pulse Width Modulation)(또는 PPM.PFM)방식이 널리 사용되고 있으며, 전자의 능동소자를 이용한 증폭방식의 경우 입력직류전압을 능동소자의 저항치를 가변시킴으로써 원하는 출력전압을 얻고 있으나, 농동소자에 인가되는 전압에 의하여 과대한 열손실이 발생하게 된다.

이러한 연손실을 감소시키기 위하여 고안한 것이 후자의 PWM 방식으로, 열손실은 감소시킬 수 있으나 왜율이 많이 발생하여 저왜율을 원하는 곳에서는 사용하기가 어렵다. 또한, 상기 두방식은 출력전압을 입력 전원전압보다 크게 할 수 없어 DC/DC 콘버터를 사용하여 입력 전원전압을 높여서 높은 출력전압을 얻을 수 있으나, 별도의 DC/DC 콘버터를 사용해야 함으로 원가가 상승되는 문제점이 있어왔다.

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 상기 PWM 방식과 일반적인 능동소자를 이용한 브릿지형 증폭기를 조합하여 고효율 및 저왜율의 출력이 가능하도록 한 전력증폭장치를 제공하는데에 본 발명의 목적이 있다.

이하, 첨부된 도면에 의거하여 본 발명을 보다-상세히 설명한다.

제1도는 본 발명의 제어 블럭도를 나타낸 것으로, 입력신호를 소정배수로 증폭시키는 증폭회로(1)와, 상기 증폭회로(1)에서 출력된 증폭신호전압과 정출력전압에 따른 기준전압을 비교하여 그 차신호를 출력하여 정출력전압을 보상하여 줄 수 있도록 하는 정출력전압-보상회로(2)와, 상기 증폭회로(1)에서 출력된 증폭신호전압과 부출력전압에 따른 기준전압을 비교하여 그 차신호를 출력하여 부출력전압을 보상하여 줄 수 있도록 하는 부출력전압 보상회로(3)와, 상기 정,부출력전압 보상회로(2) (3)에서 출력된 전압신호를 정류하여 어느파형이 출력전압을 높게 하는가를 판별할 수 있도록 하여주는 부궤환 판별회로(4)와, 상기 부궤환 판별회로(4)의 출력에서 발생되는 부궤환 위상지연에 의한 특성을 보상하여 주는 파형보상회로(5)와, 상기 파형 보상회로(5)를 통해 파형보상된 부궤환 판별회로(4)의 출력전압과 기준톱니파를 비교하고 그 차신호를 펄스폭변조하여 스위칭 신호펄스를 발생하는 PWM 제어회로(6)와, 상기 PWM 제어회로(6)에서 발생되는 스위칭신호에 의해 스위칭소자를 구동시켜 트랜스포머(8)의 일차측에 일차전압을 공급하는 스위칭회로(7)와, 상기 스위칭회로(7)의 구동으로 발생되는 전압을 1차전압으로 하여 2차전압을 소정배수 증폭시키는 트랜스포머(8)와, 상기 트랜스포머(8)에 유기된 전압을 정전압 정류하고 저역으로 필터링하는 정전압 정류회로(9)및 저역필터회로(10)와, 상기 트랜스포머(8)에 유기된 전압을 부전압 정류하고 저역으로 필터링하는 부전압 정류회로(11) 및 저역필터회로(12)와, 소신호 입력신호에 의한 오동작방지와 인버터 및 파형정형회로(15)의 인버터 트랜지스터의 포화전압을 낮추어 주는 최대전압 유지회로(13)(14)와, 상기 증폭회로(1)에서 출력된 증폭신호를 이용하여 인버터 및 파형정형회로(15)를 구동시키기 위한 2차전압증폭을 행하는 전력증폭회로(16)와, 상기 최대전압 유지회로(13)(14)의 출력과, 상기 전력증폭회로(16)의 출력을 이용하여 상기 저역필터회로(10)(12)의 출력을 인버팅하고 파형을 정형시켜 증폭된 전력을 출력시키는 인버터 및 파형정형회로 (15)로 본 발명은 구성되어 있다.

제2도는 제1도의 상세 회로도를 도시한 것으로, 우선, 증폭회로(1)는 증폭기(OP), 증폭기(OP)의 반전 단자에 접속된 저항(Rl)과 콘덴서(Cl), 증폭기(OP)의 출력단에 접속된 가변저항(VR1), 저항(R2), 콘덴서(C2)로 이루어져 상기 증폭기(OP)의 비반전입력단에 입력되는 입력신호를 소정배수로 증폭시켜 정,부출력전압 보상회로(2)(3)와 전력증폭회보(16)에 공급하여 준다.

또한, 정출력전압 보상회로(2)는 트랜스포머(8) 이차측의 저역필터회로(10)를 통과한 정출력 전압이 제너 다이오드(ZD2), 저항(R7~R8)을 통해 비교기(COM2)의 반전단자에 인가되도록 접속하고, 상기 증폭회로(1)의 출력이 저항(R6)을 통해 비교기(COM2)의 비반전단자에 인가되도록 접속한다. 따라서 상기 정출력 전압 보상회로(2)는 상기 증폭회로(1)의 출력전압과 기준 정출력전압을 서로 비교하여 그 차를 출력하게 된다.

또한, 부출력전압 보상회로(3)는 트랜스포머(8) 이차측의 저역필터회로(12)를 통과한 부출력전압이 제너 다이오드(ZD1), 저항(R3)(R4)을 통해 비교기(COM1)의 비반전단자에 인가되도록 접속하고, 상기 증폭회로(1)의 출력이 저항(R5)을 통해 비교기(COM1)의 반전단자에 인가되도록 접속한다. 따라서 상기 부출력 전압 보상회로(3)는 상기 증폭회로(1)의 출력전압과 기준 부출력전압을 서로 비교하여 그 차를 출력하게 된다.

상기 정,부출력전압 보상회로(2)(3)의 출력은 다이오드(Dl)(D2)로 구성된 부궤환 판별회로(4)를 통해 정의 부분으로 정류되되, 이때 정,부신호중 어느파형이 출력전압을 높게 하는가를 검출하게 되고, 상기 부궤환 판별회로(4)의 출력은 저항(R10∼Rl2), 콘덴서(C3)로 구성된 파형보상회로(5)에 접속되어 부궤환 판별 회로(4)에서 발생되는 출력, 곧 SMPS(Switching Mode Power Supply)에서의 단점인 부궤환 위상지연 때문에 일어나는 특성을 보상하여 준다.

또한, PWM용 IC(20), 가변저항(VR2), 저항(Rl3)(Rl4) 및 콘덴서(C4)로 이루어진 PWM 제어회로(6)는 상기 부궤환 판별회로(4) 및 파형보상회로(5)를 통한 신호파형을 PWM용 IC(20)의 단자(P3)로 입력받아 내부에서 발생되는 기준전압에 의한 톱니파와 비교하고 그 차를 펄스폭 변조하여 단자(P1)(P2)로 교번 출력하며, 저항(R14), 콘덴서(C4)를 가변하여 시정수를 조절함르로써 내부 삼각파의 주파수를 가변할 수 있으며, 가변저항(VR2)을 가변하여 전류를 조절할 수 있다.

또한, 스위칭회로(7)는 스위칭소자인 MOSFET(Q1)(Q2), 저항(R15) 및 콘덴서(C5)로 이루어져 상기 PWM용 IC(20)의 출력단자(P1)(P2)에서 출력된 펄스폭 변조신호로 MOSFET(Q1)(Q2)가 동작하여 트랜스포머(8)의 일차측에 전압을 인가한다.

상기 트랜스포머(8)의 이차측에는 다이오드(D3)(D4)로 구성되어 정전압을 정류하는 정전압 정류회로(9)와, 이 정전압 정류회로(9)에서 출력된 신호를 코일(L1), 콘덴서(C6)로 구성되어 저역 필터링을 수행하는 저역필터회로(10)와, 다이오드(D5)(D6)로 구성되어 부전압을 정류하는 부전압 정류회로(11)와, 이 부전압 정류회로(11)에서 출력된 신호를 코일(L2), 콘덴서(C7)로 구성되어 저역 필터링을 수행하는 저역필터회로(112)와, 다이오드(D7), 콘덴서(C8)로 구성된 최대전압 유지회로(13) 및 다이오드(D8), 콘덴서(C9)로 구성된 최대전압 유지회로(14)와, 상기 저역필터회로(10)의 출력이 트랜지스터(TR1)의 컬렉터에 연결되고 동시에 다이오드(D9)를 통해 트랜지스터(TR2)의 베이스에 연결되고, 상기 트랜지스터(TR2)의 에미터가 트랜지스터(TR1)의 베이스에 연결되고, 트랜지스터(TR1)의 에디터출력이 저항(R16)을 통해 베이스에 접속되고 동시에 콘덴서(C1O)(C11) 및 저항(R18)을 통해 출력단으로 연결되고, 상기 저역필터회로(12)의 출력이 트랜지스터(TR3)의 컬렉터에 연결되고 동시에 다이오드(D1O)를 통해 트랜지스터(TR4)의 베이스에 연결되고, 상기 트랜지스터(TR4)의 에미터가 트랜지스터(TR3)의 베이스에 연결되고, 트랜지스터(TR3)의 에미터출력이 저항(R17)을 통해 베이스에 접속되고 동시에 출력단으로 연결되도록 한 인버터 및 파형정형회로(15)와, 트랜지스터(TR7∼TR1O), 저항(R19∼R33), 콘덴서(C12∼C16), 다이오드(D11)(D12) 및 제너 다이오드(ZD3)(ZD4)로 이루어진 브릿지형 전력증폭회로(16)는 상기 증폭회로(1)의 출력을 이용하여 동작되되, 그 출력을 상기 인버터 및 파형정형회로(15)의 트랜지스터(TR2)(TR4)의 베이스에 연결하여 트랜지스터(TR1)(TR3)를 스위칭시키도록 이차전압증폭을 실행하도록 구성되어 있다.

제3도는 제2도의 주요부분에 대한 파형도를 도시한 것으로, 이를 참조하여 본 발명의 작용 및 효과를 설명한다.

먼저, 본 발명에 의한 장치에 일정직류전원(24V, 12V,5V)이 공급되고, 증폭회로(1)의 비반전단자에 제3도의 (3-1)과 같은 입력신호가 입력되면, 이 신호는 증폭기 (OP) 를 통해 제3도의 (3-2)와 같은 파형으로 증폭되어 정,부출력전압 보상회로(2)(3)에 인가됨과 동시에 전력증폭회로(16)에 인가된다. 따라서 이때 전력증폭회로(16)에 입력된 제3도의 (3-2)와 같은 신호로 트랜지스터(TR7)(TR8)가 동작되고, 상기 트랜지스터(TR7)(TR8)의 동작으로 브릿지형 증폭기인 트랜지스터(TR9)(TR10)도 동작되어 각각의 컬렉터단을 통해서 트랜지스터(TR5)(TR6)가 동작됨으로써 상기 인버터 및 파형정형회로(15)의 트랜지스터(TR2)(TR4)의 베이스에 제3도의 (3-15)(3-16)과 같은 파형신호를 입력하게 된다. 따라서 상기 인버터 및 파형정형회로(15)는 초기동작을 개시하며 출력을 낸다.

한편, 증폭회로(1)에서 출력된 제3도의 (3-2)신호는 정,부출력전압 보상회로(2)(3)의 일입력단자에 입력되고, 정출력전압 보상회로(2)의 비교기(COM2) 반전단자에는 (3-10)의 신호가 제너다이오드(ZD2)를 통해 기준파형으로 인가되고, 부출력전압 보상회로(3)의 비교기(COM1) 비반전단자에는 (3-11)의 신호가 제너다이오드(ZD1)를 통해 기준파형으로 인가되어 비교기(COM2 의 출력은 (3-4)의 파형이 되고, 비교기(COM1)의 출력은 (3-3)의 파형으로 된다. 이때의 파형신호는 부궤환 판별회로(4)만을 통과하면 제3도의 (3-5)와 같은 파형이 되나, 파형보상회로(5)에 의해 (3-6)과 같은 파형으로 변환되어 PWM 제어회로(6)의 PWM용 IC(20)의 입력단자(P3)에 입력된다. 따라서 이때 입력된 파형은 PWM용 IC(20) 내부에서 발생되는 톱니파와 (3-7)과 같이 비교되어 톱니파가 +가 되는 시간에 출력단자(P1)로는 (3-8)의 펄스출력을, 출력단자(P2)로는 (3-9)의 펄스출력을 행한다.

따라서 스위칭회로(7)의 MOSFET(Q1)(Q2)가 교번으로 턴온되고 이 MOSFET(Q1)(Q2)의 동작으로 트랜스포머(8)의 일차측 a,b 권선간에 전압이 인가되어 트랜스포머(8)의 이차측에는 큰 유기전압이 유도된다. 따라서 상기 트랜스포머(8) 이차측 e,f 권선간에 유기된 전압은 정전압 정류회로(9)를 통해 전파정류되고, 저역필터회로(10)를 통과해 제3도의 (3-12)와 같은 파형이 형성되어 인버터 및 파형정형회로(15)의 트랜지스터(TR1)의 컬렉터 전압으로 인가된다. 또한, 상기 트랜스포머(8) 이차측 g,h 권선간에 유기된 전압은 부전압 정류회로(11)를 통해 전파정류되고, 저역필터회로(112)를 통과해 제3도의 (3-13)와 같은 파형이 형성되어 인버터 및 파형정형회로(15)의 트랜지스터(TR3)의 컬렉터 전압으로 인가된다.

또한, 상기 트랜스포머(8) 이차측 c,d 권선간에 유기된 전압은 최대전압 유지회로(13)를 통해 정류 및 평활되어 제3도의 (3-10)와 같은 파형이 형성되어 인버터 및 파형정형회로(15)의 트랜지스터(TR2)의 컬렉터 전압으로 인가되고 상기 정출력전압 보상회로(2)로 피드백된다. 또한, 상기 트랜스포머(8) 이차측 i,j권선간에 유기된 전압은 최대전압 유지회로(14)를 통해 정류 및 평활되어 제3도의 (3-12)와 같은 파형이 형성되어 인버터 및 파형정형회로(15)의 트랜지스터(TR4)의 컬렉터 전압으로 인가되고 상기 부출력전압 보상회로(3)로 피드백된다. 따라서 상기 출력전압이 피드백되어 출력전압의 안정성을 보장하게 되고 트랜지스터(TR1)(TR3)의 포화전압을 낮추어 효율을 증가시킬 수 있게 된다.

이상에서와 같이 본 발명은 PWM 방식과 통상의 능동소자를 이용한 브릿지형 증폭기를 조합한 전력증폭장치로써, 효율을 높게 할 수 있고, 출력전압을 정형화함으로써 저왜율의 출력을 얻을 수 있다. 또한, 출력측에 높은 주파수(반송파)의 트랜스포머(펄스트랜스)를 사용함으로써 제품의 소형화가 가능해지고 권선비를 가변하여 임의로(전원전압보다 높게도 가능함) 출력전압을 선택하여 사용할 수 있다.

Claims

입력신호를 소정배수로 증폭시키는 증폭회로(1)와, 상기 증폭회로(1)에서 출력된 증폭신호전압과 정출력전압에 따른 기준전압을 비교하여 그 차신호를 출력하여 정출력전압을 보상하여 줄 수 있도록 하는 정출력전압 보상회로(2)와, 상기 증폭회로(1)에서 출력된 증폭신호전압과 부출력전압에 따른 기준전압을 비교하여 그 차신호를 출력하여 부출력전압을 보상하여 줄 수 있도록 하는 부출력전압 보상회로(3)와, 상기 정,부 출력전압 보상회로(2)(3)에서 출력된 전압신호를 정류하여 어느파형이 출력전압을 높게 하는가를 판별할 수 있도록 하여주는 부궤환 판별회로(4)와, 상기 부궤환 판별회로(4)의 출력에서 발생되는 부궤환 위상지연에 의한 특성을 보상하여 주는 파형보상회로(5)와, 상기 파형보상회로(5)를 통해 파형보상된 부궤환 판별회로(4)의 출력전압과 기준톱니파를 비교하고 그 차신호를 펄스폭변조하여 스위칭 신호펄스를 발생하는 PWM제어회로(6)와, 상기 PWM 제어회로(6)에서 발생되는 스위칭신호에 의해 스위칭소자를 구동시켜 트랜스포머(8)의 일차측에 일차전압을 공급하는 스위칭회로(7)와, 상기 스위칭회로(7)의 구동으로 발생되는 전압을 1차전압으로 하여 2차전압을 소정배수 증폭시키는 트랜스포머(8)와, 상기 트랜스포머(8)에 유기된 전압을 정전압 정류하고 저역으로 필터링하는 정전압 정류회로(9) 및 저역필터회로(10)와, 상기 트랜스포머(8)에 유기된 전압을 부전압 정류하고 저역으로 필터링하는 부전압 정류회로(11) 및 저역필터회로(12)와, 소신호 입력신호에 의한 오동작방지와 인버터 및 파형정형회로(15)의 트랜지스터(TR1)(TR3)의 포화전압을 낮추어 주는 최대전압 유지회로(13)(14)와, 상기 증폭회로(1)에서 출력된 증폭신호를 이용하여 인버터 및 파형 정형회로(15)를 구동시키기 위한 2차전압증폭을 행하는 전력증폭회로(16)와, 상기 최대전압 유지회로(13)(14)의 출력과, 상기 전력증폭회로(16)의 출력을 이용하여 상기 저역필터회로(10)(12)의 출력을 인버팅하고 파형을 정형시켜 전력을 증폭시키는 인버터 및 파형정형회로(15)로 구성된 것을 특징으로 하는 전력증폭장치.