KR930702817A - 위상 고정 루프 주파수 합성기 및 그 변조방법 - Google Patents
위상 고정 루프 주파수 합성기 및 그 변조방법Info
- Publication number
- KR930702817A KR930702817A KR1019930701339A KR930701339A KR930702817A KR 930702817 A KR930702817 A KR 930702817A KR 1019930701339 A KR1019930701339 A KR 1019930701339A KR 930701339 A KR930701339 A KR 930701339A KR 930702817 A KR930702817 A KR 930702817A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- locked loop
- phase locked
- response
- loop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
본 발명은 DC 데이타 변조 가능 출력을 갖는 위상 고정 루프 주파수 합성기가 기술되어 있다. 이 합성기는 다수의 FSK 데이타 레벨(61) 중 하나를 검출하는 장치를 구비하며, 대응하는 미리 결정된 보상 신호(71)를 발생하고 상기 검출된 데이타 변조 레벨에 대해 정상 응답용 주파수 합성기를 연속해서 보상하는 보상 신호를 활용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 주파수 이동 키이 변조용으로 채택된 고정 루프 주파수 합성기의 블럭 다이어그램이다, 제2도는 제조(NRZ)주파수 이동 키이(FSK) 신호로 리턴하는 4개 레벨의 다이어그램이다, 제3도는 제1도의 위상 고정 루프 주파수 합성기 부분의 제2실시예의 블럭 다이어그램.
Claims (12)
- 연속의 다중 레벨 주파수 이동 키이 변조 가능 출력용으로 채택된 위상 고정 루프 주파수 합성기에 있어서, 다수의 주파수 이동 키이 변조 레벨중 소정의 하나를 검출하고, 검출된 변조 레벨을 제공하기 위한 검출기 수단과, 상기 검출기 변조 레벨에 응답하여 대응하는 선정된 보상 신호를 합성하기 위한 신호 합성 수단과, 상기 대응하여 선정된 보상 신호가 상기 검출된 변조 레벨로 주파수 합성기의 정상응답에 대해 전체적으로 예측된 바이어스로 계속해서 보상하도록 배열되어 구성된 대응하여 선정된 보상 신호를 활용하는 활용 수단을 구비하는 위상 고정 루프 주파수 합성기.
- 제1항에 있어서, 상기 신호 합성 수단은 상기 검출된 변조 레벨에 응답하여 대응하는 보상 제어 신호를 제공하는 제어 수단을구비하는 위상 고정 루프 주파수 합성기.
- 제4항에 있어서, 상기 신호 합성 수단은 대응하는 보상 제어 신호에 응답하여 대응하는 선정된 보상 신호를 발생하기 위한 발생 수단을 구비하는 위상 고정 루프 주파수 합성기.
- 연속의 다중-레벨 주파수 이동 키이 변조 가능 출력용으로 채택된 위상 고정 루프 주파수 합성기에 있어서, 기준 신호 발생용 기준 수단과, 위상 고정 루프으로 모두 배열되어 상호 연결된 위상 검출기, 루프필터, 전압 제어 발진기 및 프로그램 가능한 분할를 포함하여, 상기 기준 신호를 수신하고 그에 응답하여 출력 발진기 신호를 발생하기 위한 위상 고정 루프 수단과, 전압 제어 발진기에 연결되어 적어도 2개 레벨의 주파수 이동 키이 변조 신호를 제공하는 변조 수단과, 상기 변조 신호를 제공하는 변조 수단과, 상기 변조 신호로 상기 위상 고정 루프의 정상 응답을 연속해서 보상하도록 상기 변조 신호에 응답하여 상기 위상 고정 루프에 연결된 적어도 하나의 대응하여 선정된 보상 신호를 발생하는 보상 수단을 구비하며, 상기 보상 수단은 상기 프로그램가능한 루프 분할기에 연결되어, 상기 대응하여 선정된 보상 신호가 임계 상태를 만족할때 상기 프로그램 가능한 루프 분할기를 변화시키는 임계수단을 더 구비하는 위상 고정 루프 주파수 합성기.
- 연속의 다중-레벨 주파수 이동 키이 변조용으로 채택된 전압 제어 발진기, 저역필터, 프로그램가능한 루프 분할기, 위상 검출기 및 기준 신호 경로를 갖는 위상 고정 루프 주파수 합성기에 있어서, 검출된 변조 레벨을 제공하기 위해 다수의 주파수 이동 키이 변조 레벨 중 하나를 검출하기 위한 검출기 수단과, 상기 검출된 변조 레벨에 응답하여, 상기 프로그램 가능한 루프 분할기에 연결된 프로그램 가능한 루프 분할기 제어 신호를 제공하고 대응하는 보상 제어 신호를 제공하는 제어수단과, 대응하는 보상 제어 신호에 응답하여 적어도 하나의 대응하는 선정된 보상 신호를 발생하는 발생기 수단과, 상기 위상 고정 루프 주파수 합성기에 배열되어 연결된 발생기 수단에 연결되어 상기 검출된 변조 레벨에 상기 주파수 합성기 정상 응답을 연속해서 보상하도록 적어도 하나의 대응하는 선정된 보상 신호를 활용하는 삭제 수단을 구비하는 위상 고정 루프 주파수 합성기.
- 내용 없음
- 제6항에 있어서, 상기 합성 단계는, 대응하는 보상 제어 신호를 제공하는 단계를 구비하는 방법.
- 제7항에 있어서, 상기 합성 단계는 상기 대응하는 보상 제어 신호에 응답하여, 대응의 선정된 보상 신호를 발생하는 단계를 구비하는 방법.
- 제7항에 있어서, 상기 합성 단계는 상기 선정된 보상 신호가 임계 상태를 만족시킬 때를 검출하는 단계를 구비하는 방법.
- 위상 고정 루프 주파수 합성기로서, 연속의 다중-레벨 주파수 이동 키이 변조 가능출력을 제공하는 방법에 있어서, 기준 신호를 발생하는 단계와, 위상 로크 루프 구성으로 모두 배열되어 구성되어 발진기 신호를 발생하는 위상 검출기, 루프 필터, 전압 제어 발진기 및 프로그램 가능한 루프 분할기를 사용하는 단계와, 적어도 2개의 레벨의 주파수 이동 키이 변조 신호를 제공하는 단계와, 적어도 2개 레벨의 주파수 이동 키이변조 신호에 응답하여 적어도 2개 레벨 주파수 이동 키이 변조 신호에 대해 상기 위상 고정 루프의 정상 응답을 연속해서 보상하도록 상기 위상 고정 루프에 연결된 적어도 하나의 대응하여 선정된 보상신호를 발생하는 단계와, 상기 대응하여 선정된 보상 신호가 임계 상태를 만족할때 상기 프로그램 가능한 루프 분할기의 제수를 변화시키는 단계를 구비하는 방법.
- 전압 제어 발진기, 루프필터, 프로그램 가능한 루프 분할기, 위상 검출기 및 기준 신호 통로를 가진 위상 고정 루프 주파수 합성기로서, 다중-레벨 주파수 이동키이 변조를 연속해서 제공하는 방법에 있어서, 검출된 변조 레벨을 제공하기 위해 다수의 주파수 이동 키이 변조 레벨중 하나를 검출하는 단계와, 상기 검출된 변조 레벨을 제공하기 위해 다수의 주파수 이동 키이 변조 레벨중 하나를 검출하는 단계와, 상기 검출된 변조 레벨, 대응하는 보상 제어 신호에 응답하여, 상기 프로그램 가능한 루프 분할기에 연결된 프로그램 가능 루프 분할기 제어 신호를 제공하는 단계와, 상기 대응하는 보상 제어 신호에 응답하여, 적어도 하나의 대응하는 선정된 보상 신호를 발생하는 단계와, 상기 검출된 변조 레벨에 대해 주파수 합성기의 정상 응답을 연속해서 보상하도록 상기 검출기 입력 신호 위상 이동시키기 위해 대응하여 선정된 보상 신호를 활용하는 단계와, 상기 대응하여 선정된 보상 신호가 임계 상태를 만족할때를 결정하는 단계와, 상기 결정 단계에 응답하여 상기 프로그램 가능한 루프 분할기 제수를 변환시키는 단계를 구비하는 방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/760,028 US5130676A (en) | 1991-09-06 | 1991-09-06 | Phase locked loop frequency synthesizer with DC data modulation capability |
US760,028 | 1991-09-06 | ||
PCT/US1992/006354 WO1993005569A1 (en) | 1991-09-06 | 1992-08-03 | Phase locked loop frequency synthesizer with dc data modulation capability |
Publications (1)
Publication Number | Publication Date |
---|---|
KR930702817A true KR930702817A (ko) | 1993-09-09 |
Family
ID=25057845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930701339A KR930702817A (ko) | 1991-09-06 | 1992-08-03 | 위상 고정 루프 주파수 합성기 및 그 변조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5130676A (ko) |
EP (1) | EP0556353A1 (ko) |
JP (1) | JPH06502976A (ko) |
KR (1) | KR930702817A (ko) |
AU (1) | AU2405992A (ko) |
WO (1) | WO1993005569A1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357703A (ja) * | 1991-06-04 | 1992-12-10 | Matsushita Electric Ind Co Ltd | 周波数変調回路 |
JPH0614065A (ja) * | 1992-06-26 | 1994-01-21 | Nec Corp | 多値fsk変調器 |
US5323125A (en) * | 1993-03-15 | 1994-06-21 | Motorola, Inc. | Frequency agile method for transmitting multi-level data |
CN1066869C (zh) * | 1994-06-06 | 2001-06-06 | 艾利森公司 | 自适应调制器 |
JP3463828B2 (ja) * | 1994-11-21 | 2003-11-05 | ソニー株式会社 | 送信機 |
US5608761A (en) * | 1994-12-09 | 1997-03-04 | Motorola, Inc. | Method, device, and radio for compensating for modulator frequency drift while allowing for data transmission |
JPH0969758A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 受信機 |
JPH09172584A (ja) * | 1995-12-20 | 1997-06-30 | Rohm Co Ltd | Sif信号処理回路 |
US5787115A (en) * | 1995-12-28 | 1998-07-28 | Northern Telecom Limited | Key telephone system without common control |
JPH09224057A (ja) * | 1996-02-16 | 1997-08-26 | Nec Eng Ltd | Fsk変調回路 |
GB2313000B (en) * | 1996-05-07 | 2000-10-25 | Nokia Mobile Phones Ltd | Frequency modulation using a phase-locked loop |
US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
US6236689B1 (en) * | 1997-07-01 | 2001-05-22 | U.S. Philips Corporation | Device comprising a phase-locked loop, electronic apparatus comprising such a device and method of modulating the frequency of an oscillator |
DE19743275A1 (de) * | 1997-09-30 | 1999-04-08 | Siemens Ag | Sender zum Erzeugen eines hochfrequenten Sendesignals |
DE19743274C2 (de) * | 1997-09-30 | 2000-01-05 | Siemens Ag | Sender zum Erzeugen eines hochfrequenten Sendesignals |
FR2779890B1 (fr) * | 1998-06-11 | 2000-08-04 | Alsthom Cge Alcatel | Chaine d'emission reception et procede d'emission notamment pour un telephone mobile |
US7236541B1 (en) * | 1999-06-03 | 2007-06-26 | Analog Devices, Inc. | Translation loop modulator |
US6785518B2 (en) | 2001-02-16 | 2004-08-31 | Analog Devices, Inc. | Transmitter and receiver circuit for radio frequency signals |
US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
US6674331B2 (en) | 2001-11-09 | 2004-01-06 | Agere Systems, Inc. | Method and apparatus for simplified tuning of a two-point modulated PLL |
US6724265B2 (en) * | 2002-06-14 | 2004-04-20 | Rf Micro Devices, Inc. | Compensation for oscillator tuning gain variations in frequency synthesizers |
GB2409383B (en) * | 2003-12-17 | 2006-06-21 | Wolfson Ltd | Clock synchroniser |
US7109805B2 (en) * | 2004-07-29 | 2006-09-19 | Skyworks Solutions, Inc. | Direct modulator for shift keying modulation |
US7636386B2 (en) * | 2005-11-15 | 2009-12-22 | Panasonic Corporation | Method of continuously calibrating the gain for a multi-path angle modulator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471328A (en) * | 1982-05-14 | 1984-09-11 | Motorola, Inc. | Variable frequency reference source responsive to digital data |
US4581749A (en) * | 1984-07-02 | 1986-04-08 | Motorola, Inc. | Data frequency modulator with deviation control |
US4755774A (en) * | 1985-07-15 | 1988-07-05 | Motorola Inc. | Two-port synthesizer modulation system employing an improved reference phase modulator |
-
1991
- 1991-09-06 US US07/760,028 patent/US5130676A/en not_active Expired - Fee Related
-
1992
- 1992-08-03 KR KR1019930701339A patent/KR930702817A/ko not_active Application Discontinuation
- 1992-08-03 WO PCT/US1992/006354 patent/WO1993005569A1/en not_active Application Discontinuation
- 1992-08-03 EP EP92917004A patent/EP0556353A1/en not_active Withdrawn
- 1992-08-03 JP JP5505176A patent/JPH06502976A/ja active Pending
- 1992-08-03 AU AU24059/92A patent/AU2405992A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO1993005569A1 (en) | 1993-03-18 |
EP0556353A1 (en) | 1993-08-25 |
AU2405992A (en) | 1993-04-05 |
US5130676A (en) | 1992-07-14 |
JPH06502976A (ja) | 1994-03-31 |
EP0556353A4 (ko) | 1994-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930702817A (ko) | 위상 고정 루프 주파수 합성기 및 그 변조방법 | |
KR880002321A (ko) | 필터회로의 시정수 자동조정회로 | |
KR920702073A (ko) | 고속 스위칭 주파수 합성기 및 이것의 스위칭 방법 | |
TW200509699A (en) | Digital transmission system and clock pulse reproducing device | |
KR880008487A (ko) | 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 | |
KR950022152A (ko) | 위상 고정 루프(pll)회로를 구비하는 신호 처리 장치 | |
GB2214012A (en) | Frequency or phase modulation | |
AU1094199A (en) | Phase-locked loop and method for automatically locking to a variable input frequency | |
KR960036402A (ko) | 디지털 위상 동기 루프의 디바이더 계산 방법 및 그 장치 | |
KR910005582A (ko) | 아날로그 디지탈 pll | |
KR930018947A (ko) | 2중 루프 pll회로 | |
KR940003085B1 (ko) | 위상 고정 루프 | |
KR910003912A (ko) | 주파수 변조기 | |
KR930005642B1 (ko) | 디지탈 통신시스템의 fsk 변조회로 | |
KR970055566A (ko) | 위상동기시간의 개선을 위한 위상동기루프 | |
DK224688D0 (da) | Oscillatorindretning til frembringelse af mindst to forskellige frekvenser | |
RU2081510C1 (ru) | Синтезатор частот | |
KR100216364B1 (ko) | 디지탈 데이타 전송 장치 | |
KR930017333A (ko) | Fm 복조 회로 | |
JPH05315950A (ja) | Pll回路 | |
KR100216350B1 (ko) | 디지탈 데이타 전송 장치 | |
KR910008967A (ko) | 위상 동기루프(pll)를 이용한 전압제어 발진장치 | |
JPS5635561A (en) | Carrier regenerating device | |
FR2680615B1 (fr) | Synthetiseur de frequence pourvu d'une entree de modulation. | |
JP3354673B2 (ja) | Efm信号発生回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |