KR930022565A - 하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조방법 - Google Patents
하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR930022565A KR930022565A KR1019920006815A KR920006815A KR930022565A KR 930022565 A KR930022565 A KR 930022565A KR 1019920006815 A KR1019920006815 A KR 1019920006815A KR 920006815 A KR920006815 A KR 920006815A KR 930022565 A KR930022565 A KR 930022565A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- eprom cell
- cell structure
- flash eprom
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 하층 소거 게이트를 사용한 플래쉬 EPROM(erasable programmable ROM)셀 구조 및 그 제조방법에 관한 것으로, 소거 게이트를 플로팅 게이트 일부의 아래에 두어 채널부분을 소거 게이트와 플로딩 게이트로 양분하여 판독(read)시에 소거 게이트에 제어 게이트와 같은 전압을 가해 과소거되어 플로팅 게이트지역의 채널이 도통상태가 되더라도 소거 게이트 지역의 채널은 전류차단(cut off)상태를 유지하도록 하여 전체 셀의 동작은 전류차단 상태가 되어 제어 게이트에 전압을 가하지 않으면 전류가 흐르지 않아 종래의 플래쉬 EPROM 셀 사용시 추가되는 과소거 방지 회로의 복잡하고 긴 소거신간의 단점을 극복하는 것에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 플래쉬 EPROM 셀의 제조 공정도
Claims (3)
- 플래쉬 EPROM 셀구조에 있어서, 반도체 기판(1), 상기 반도체 기판(1)에 형성되는 소오스(2)및 드레인(3), 상기 반도체 기판상(1)에 형성되는 게이트 산화막(4), 상기 게이트 산화막(4)상의 일부에 형성되는 소거 게이트(9), 상기 소거게이트(9)상에 형성되는 제1산화막(8), 상기 게이트 산화막(4)의 또다른 일부 및 상기 제1산화막(8)의 일부상에 형성되는 플로팅게이트(5), 상기 산화막(8)의 일부 그리고 상기 플로팅게이트(5)상에 형성되는 제2산화막(6),상기 제2산화막(6)상에 모자 모양으로 형성된 제어게이트(7)로 구비한 것을 특징으로 하는 플래쉬 EPROM 셀 구조.
- 제1항에 있어서, 상기 소거게이트(9)및 상기 플로팅게이트(5), 그리고 상기 제어게이트(7)는 폴리실리콘,실리사이드,리프텍토리(refractory)금속중 어느 하나로 구성되는 것을 특징으로 하는 플래쉬 EPROM 셀 구조.
- 플래쉬 EPROM 셀 제조방법에 있어서, 일반 MOS 공정으로 실리콘 기판위에 문턱전압 조정을 위해 이온주입을 실시하고 게이트 산화막(4)을 증착하고 플리실리콘으로 채널일부의 상기 게이트 산화막(4)상에 소거게이트(9)를 증착하는 제1공정, 상기 제1공정후에 제1산화막(8)을 증착하고 폴리실리콘으로 상기 제1산화막(8)과 채널일부의 상기 게이트 산화막(4)상의 각 일부에 걸쳐 플로팅게이트(5)를 증착하고 제2산화막(6)을 증착하는 제2공정, 및 폴리실리콘인 제어 게이트를 증착하고 드레인(3)및 소오스(2)를 형성하고 제3공정을 구비함을 특징으로하는 플래쉬 EPROM 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006815A KR950011652B1 (ko) | 1992-04-22 | 1992-04-22 | 하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006815A KR950011652B1 (ko) | 1992-04-22 | 1992-04-22 | 하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022565A true KR930022565A (ko) | 1993-11-24 |
| KR950011652B1 KR950011652B1 (ko) | 1995-10-07 |
Family
ID=19332171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920006815A KR950011652B1 (ko) | 1992-04-22 | 1992-04-22 | 하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011652B1 (ko) |
-
1992
- 1992-04-22 KR KR1019920006815A patent/KR950011652B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950011652B1 (ko) | 1995-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561004A (en) | High density, electrically erasable, floating gate memory cell | |
| KR970053979A (ko) | 개선된 트랜지스터 셀을 포함하는 플래시 메모리 및 그 메모리를 프로그래밍하는 방법 | |
| TW371362B (en) | A method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory | |
| EP1306856A3 (en) | Fowler-Nordheim (F-N) tunneling for pre-programming in a floating gate memory device | |
| KR950030375A (ko) | 플로팅 게이트로부터의 캐리어의 주입 및 추출을 위한 프로그래밍 영역을 가진 불 휘발성 반도체 메모리 | |
| KR920700479A (ko) | 디지탈 및 아날로그의 이중 레벨 금속 mos 프로세스와 호환가능한 비휘발성 프로세스 | |
| GB2299449A (en) | Flash EEPROM cell | |
| KR970072450A (ko) | 플래쉬 메모리 및 이의 제조방법 | |
| KR910013483A (ko) | 반도체장치의 제조방법 | |
| DE69226176D1 (de) | Elektrisch aenderbare einzel-transistor-halbleiterfestwertspeicheranordnung | |
| US4019198A (en) | Non-volatile semiconductor memory device | |
| KR100580292B1 (ko) | 비 휘발성 메모리 장치 | |
| KR930020733A (ko) | 반도체 장치 제조방법 | |
| IT1294312B1 (it) | Processo per la fabbricazione di un dispositivo di memoria non volatile programmabile elettricamente | |
| KR930022565A (ko) | 하층 소거 게이트를 사용한 플래쉬 eprom셀 구조 및 그 제조방법 | |
| JPS5791561A (en) | Semiconductor non-volatile memory device and manufacture therefor | |
| JPS54156484A (en) | Non-volatile semiconductor memory device | |
| KR920015561A (ko) | 삭제 및 프로그램 가능 반도체 기억장치로 사용되는 트랜지스터 | |
| KR960701475A (ko) | 단일한 다결정실리콘 층을 가진 이이피롬 셀(single polysilicon layer e²prom cell) | |
| KR910020897A (ko) | 불휘발성 반도체메모리 | |
| ATE179550T1 (de) | Elektrisch lösch- und programmierbare nicht- flüchtige speicherzelle | |
| KR950004607A (ko) | 불휘발성 반도체 메모리 제조방법 | |
| Mizutani et al. | Characteristics of a new EPROM cell structure with a sidewall floating gate | |
| KR930011300A (ko) | 마스크롬 제조방법 | |
| KR970013338A (ko) | 불휘발성 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |