KR930022270A - 시스템 클럭 발생회로 - Google Patents
시스템 클럭 발생회로 Download PDFInfo
- Publication number
- KR930022270A KR930022270A KR1019920005947A KR920005947A KR930022270A KR 930022270 A KR930022270 A KR 930022270A KR 1019920005947 A KR1019920005947 A KR 1019920005947A KR 920005947 A KR920005947 A KR 920005947A KR 930022270 A KR930022270 A KR 930022270A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- generating
- signal
- digital data
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
디지탈 오디오 입력시에도 콤팩트 디스크 플레이어의 각부에 필요한 시스템 클럭을 생성하여 입력 오디오를 기록할 수 있도록 하기 위해 제안된 회로는 미리 설정된 클럭신호로써 위상동기용 제1기준클럭 및 제1마스타 클럭을 생성하며 상기 클럭신호에 일치하여 인가되는 아날로그 오디오 신호를 제1디지탈 데이타로 변환하는 제1변화 수단과, 인가되는 디지탈 오디오 신호로 부터 위상동기용 제2기준클럭과 제2마스터클럭을 생성하며 상기 디지탈 오디오 신호를 복조하여 제2디지탈 데이타로 변환하는 제2변환수단과, 선택신호에 응답하여 상기 제1 또는 제2변환 수단의 출력클러 및 데이타를 선택적으로 출력하는 다중화 수단과, 상기 다중화 수단으로 부터 인가되는 상기 출력클럭중에서 상기 위상동기용 기준클럭용 입력하여 로킹되어진 시스템 클럭을 생성하기 위한 클럭발생 수단고, 상기 클럭발생수단으로 부터 인가되는 시스템클럭과 상기 다중화수단으로 인가되는 마스터 클럭 및 디지탈 데이타를 입력하여 상기 디지탈 데이타에 대한 채널분리 및 병렬오디오 데이타를 출력하는 제3변환수단으로 이루어져 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 CDP의 엔코딩 시스템도.
제2도는 본 발명에 적용되는 오디오 신호에 대한 프레임 포맷도.
제3도는 본 발명에 따른 시스템 클럭 발생회로도.
Claims (4)
- 광기록 재생장치에 있어서, 미리 설정된 클럭신호로써 위상동기용 제1기준클럭 및 제1마스타 클럭을 생성하여 상기 클럭신호에 일치하여 인가되는 아날로그 오디오 신호를 제1디지탈 데이타로 변환하는 제1변환수단과, 인가되는 디지탈 오디오 신호로부터 위상동기용 제2기준클럭과 제2마스터클럭을 생성하며 상기 디지탈 오디오 신호를 복조하여 제2디지탈 데이타로 변환하는 제2변환수단과, 선택신호에 응답하여 상기 제1 또는 제2변환수단의 출력클럭 및 데이타를 선택적으로 출력하는 다중화 수단과, 상기 다중화 수단으로 부터 인가되는 상기 출력클럭중에서 상기 위상동기용 기준클럭용 입력하여 로킹되어진 시스템클럭을 생성하기 위한 클럭발생수단과, 상기 클럭발생수단으로 부터 인가되는 시스템클럭과 상기 다중화수단으로 인가되는 마스터 클럭 및 디지탈 데이타를 입력하여 상기 디지탈 데이타에 대한 채널분리 및 병렬오디오 데이타를 출력하는 제3변환수단으로 구성됨을 특징으로 하는 시스템 클럭 발생회로.
- 제1항에 있어서, 상기 클럭 발생수단이 상기 위상동기용 기준클럭과 자체로 부터 피이드백되어지는 비교클럭을 입력하여 상기 시스템 클럭을 로킹출력하기 위한 위상동기회로와, 상기 위상동기회로로 부터 상기 기준클럭 및 동기용 클럭을 입력하여 상기 위상동기 회로의 로킹을 설정해주기 위한 로킹데이타를 상기 위상동기 회로로 출력하는 로 킹검출부로 구성됨을 특징으로 하는 시스템 클럭 발생회로.
- 제2항에 있어서, 상기 로킹 검출부가 상기 기준클럭과 상기 기준클럭의 반전지연된 클럭을 논리곱하기 위한 앤드게이트와, 상기 동기용 클럭에 응답하여 상기 앤드게이트의 논리곱 출력을 래치하여 상기 로킹데이타를 출력하는 플립플롭으로 구성됨을 특징으로 하는 시스템 클럭 발생회로.
- 제3항에 있어서, 상기 앤드게이트에 인가되는 반전지연된 클럭이 슈미트 트리거형 인버터에 의해 생성된 특징으로 하는 시스템 클럭 발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005947A KR950002721B1 (ko) | 1992-04-10 | 1992-04-10 | 시스템 클럭 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005947A KR950002721B1 (ko) | 1992-04-10 | 1992-04-10 | 시스템 클럭 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022270A true KR930022270A (ko) | 1993-11-23 |
| KR950002721B1 KR950002721B1 (ko) | 1995-03-24 |
Family
ID=19331584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005947A KR950002721B1 (ko) | 1992-04-10 | 1992-04-10 | 시스템 클럭 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002721B1 (ko) |
-
1992
- 1992-04-10 KR KR1019920005947A patent/KR950002721B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002721B1 (ko) | 1995-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008711A (ko) | 동기신호복원회로 | |
| KR960036465A (ko) | 4상 위상 변조기 | |
| KR930022270A (ko) | 시스템 클럭 발생회로 | |
| KR950020649A (ko) | 디지탈오디오신호의 복조장치 | |
| SE9301327D0 (sv) | Sammansatt klocksignal | |
| SE9600726L (sv) | Digital faslåst slinga | |
| KR950016217A (ko) | 클럭 신호 생성 장치 | |
| US5859549A (en) | Digital audio frame and block synchonization | |
| JPS613545A (ja) | 標本化回路 | |
| KR970024558A (ko) | 클럭 발생회로 | |
| KR960038757A (ko) | 스큐 보상 및 잡음을 제거하기 위한 영상신호 처리장치 | |
| KR960002325A (ko) | 위상동기 일치회로 | |
| SU832593A1 (ru) | Устройство дл синхронизации вос-пРОизВЕдЕНи C НОСиТЕл ОпТичЕСКОйзАпиСи | |
| KR940005057Y1 (ko) | 마스터 클럭 생성회로 | |
| KR970008022A (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| KR950007305B1 (ko) | 디지탈 위상동기루프(pll)회로 및 그 방법 | |
| KR900019369A (ko) | 디지탈 영상처리 장치의 클럭 발생 회로 | |
| SU726668A1 (ru) | Двухступенчатый регенератор | |
| KR950010538A (ko) | 디지탈 피엘엘 기준입력 발생회로 | |
| JP2570452B2 (ja) | クロック生成回路 | |
| JPS63285019A (ja) | 変調ノイズ防止回路 | |
| KR970008018A (ko) | 광디스크의 재생 장치 | |
| KR920008721A (ko) | 주파수대역 압신시 칼라프레임펄스 기록재생회로 | |
| JPH01162490A (ja) | マスタクロック発生回路 | |
| JPS5820044A (ja) | スタツフ同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090226 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |