KR930020848A - 온도에 안정한 랫치회로 - Google Patents

온도에 안정한 랫치회로 Download PDF

Info

Publication number
KR930020848A
KR930020848A KR1019920004779A KR920004779A KR930020848A KR 930020848 A KR930020848 A KR 930020848A KR 1019920004779 A KR1019920004779 A KR 1019920004779A KR 920004779 A KR920004779 A KR 920004779A KR 930020848 A KR930020848 A KR 930020848A
Authority
KR
South Korea
Prior art keywords
potential
capacitor
base
output
constant voltage
Prior art date
Application number
KR1019920004779A
Other languages
English (en)
Other versions
KR0168080B1 (ko
Inventor
이창현
류영익
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004779A priority Critical patent/KR0168080B1/ko
Publication of KR930020848A publication Critical patent/KR930020848A/ko
Application granted granted Critical
Publication of KR0168080B1 publication Critical patent/KR0168080B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 온도에 안정한 랫치회로에 관한 것으로 특히 SMPS(Switch Mode Power Supply)에 사용하는 랫치 회로에 관한 것으로 외부신호를 입력하는 외부입력단자와 한쪽단자가 접지에 연결되고 또 다른 한쪽단자로 축적되는 전하에 의한 전위를 나타내는 캐패시터와 상기 캐패시터의 전위에 따라 스위치상태가 다르게 되고 2가지의 안정상태를 가지는 상보형 쌍안정회로와 상기 캐패시터의 전위와 상기 외부입력단자의 신호를 입력하여 상기 캐패시터의 전위가 로우레벨이고 상기 외부입력단자의 전위가 하이레벨인 경우에 하이레벨인 전위를 출력하는 게이트수단과 기준전위와 공급전위와 상기 게이트수단의 출력에 연결되어 상기 게이트수단의 전위레벨에 따라 일정전위를 출력하는 정전압수단과 상기 정전압수단에 연결되는 외부출력단자와 상기 캐패시터에 연결되고 베이스에 인가되는 전위에 따라 스위칭되며 온되었을때 상기 캐패시터에 전하를 공급하게 되는 제1-스위칭트랜지스터를 구비하는 것에 있어서, 상기 제1-스위칭트랜지스터의 베이스전위를 온도에 안정하도록 하기 위하여 상기 제1-스위칭트랜지스터의 베이스와 기준전위에 연결되는 제1-pnp트랜지스터와, 상기 제1-pnp트랜지스터의 베이스에 연결되어 상기 정전압회로의 출력이 하이레벨인 경우에 상기 제1-pnp트랜지스터를 포화상태로 하기 위한 제1-npn트랜지스터를 더 구비하는 것을 특징으로 하며 불연속 모드 오실레이션의 렛치회로로서 사용하는 경우 안정하고 신뢰성 있는 동작을 얻을수가 있다.

Description

온도에 안정한 랫치회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 회로도이다.
제3도는 상기 회로들의 출력파형도이다.

Claims (4)

  1. 외부신호를 입력하는 외부입력단자와, 한쪽단자가 접지에 연결되고 또 다른 한쪽단자로 축적되는 전하에 의한 전위를 나타내는 캐패시터와, 상기 캐패시터의 전위에 따라 스위치상태가 다르게 되고 2가지의 안정상태를 가지는 상보형 쌍안정회로와, 상기 캐패시터의 전위가 상기 외부입력단자의 신호를 입력하여 상기 캐패시터의 전위가 "로우"레벨이고 상기 외부입력단자의 전위가 "하이"레벨인 경우에 "하이"레벨인 전위를 출력하는 게이트수단과, 기준전위와 공급전위와 상기 게이트수단의 출력에 연결되어 상기 게이트수단의 전위레벨에 따라 일정전위를 출력하는 정전압수단과 상기 정전압수단에 연결되는 외부출력단자와, 상기 캐패시터에 연결되고 베이스에 인가되는 전위에 따라 스위칭되며 "온"되었을때 상기 캐패시터에 전하를 공급하게 되는 제1-스위칭트랜지스터를 구비하는 것에 있어서, 제1-스위칭트랜지스터의 베이스전위를 온도에 안정하도록 하기위하여 상기 제1-스위칭트랜지스터의 베이스와 기준전위에 연결되는 제1-pnp트랜지스터와, 상기 제1-pnp트랜지스터의 베이스에 연결되어 상기 정전압회로의 출력이 "하이"레벨인 경우에 상기 제1-pnp트랜지스터를 포화상태로 하기 위한 제1-npn트랜지스터를 더 구비하는 것을 특징으로 하는 랫치회로.
  2. 제1항에 있어서, 상기 상보형 쌍안정회로는 기준전위와 접지라인상에 연결되는 제2-npn트랜지스터와, 기준전위와 접지라인상에 연결되는 제2-pnp트랜지스터를 구비하고 상기 2개의 트랜지스터는 상호 베이스와 콜렉터가 연결되는 것을 특징으로 하는 랫치회로.
  3. 제1항에 있어서, 상기 게이트수단은 외부입력단자에 인가되는 신호를 반전하는 제1-인버터와, 상기 제1-인버터의 출력과 상기 캐패시터의 전위를 논리합하는 제1-OR게이트와, 상기 제1-OR게이트의 신호가 베이스에 인가되고 기준전위와 접지라인상에 연결되어 상기 제1-OR게이트의 전위레벨에 따라 스위치동작을 하고 콜렉터의 전위를 상기 정전압회로로 인가하는 제2-스위칭트랜지스터를 구비하는 것을 특징으로 하는 랫치회로.
  4. 제1항에 있어서, 상기 정전압회로는 기준전위와 상기 게이트수단의 출력라인상에 연결된 전류제한저항과, 상기 게이트수단의 출력이 베이스에 인가되고 공급전위가 콜렉터에 연결되고 에미터를 출력단자로 하는 제3-npn트랜지스터를 구비하는 것을 특징으로 하는 랫치회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004779A 1992-03-23 1992-03-23 안정된 온도 특성을 가지는 랫치회로 KR0168080B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920004779A KR0168080B1 (ko) 1992-03-23 1992-03-23 안정된 온도 특성을 가지는 랫치회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004779A KR0168080B1 (ko) 1992-03-23 1992-03-23 안정된 온도 특성을 가지는 랫치회로

Publications (2)

Publication Number Publication Date
KR930020848A true KR930020848A (ko) 1993-10-20
KR0168080B1 KR0168080B1 (ko) 1999-03-20

Family

ID=19330790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004779A KR0168080B1 (ko) 1992-03-23 1992-03-23 안정된 온도 특성을 가지는 랫치회로

Country Status (1)

Country Link
KR (1) KR0168080B1 (ko)

Also Published As

Publication number Publication date
KR0168080B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
JPS56126315A (en) Oscillator
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
KR880013251A (ko) 모놀리틱 집적회로 소자
KR890005992A (ko) 상보신호 출력회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
US3022467A (en) Oscillator circuit with power transistor output stage
KR930020848A (ko) 온도에 안정한 랫치회로
KR840007325A (ko) 스위치 회로
KR890005978A (ko) 순차동작 차동 전류 증폭기
US3596146A (en) High efficiency multivibrator
RU94044397A (ru) Транзисторный ключ
KR910017743A (ko) 레벨변환회로
RU1810994C (ru) Транзисторный ключ
SU1246306A1 (ru) Преобразователь посто нного напр жени
SU949817A1 (ru) Транзисторный ключ
SU748812A1 (ru) Триггер с эмиттерной св зью на транзисторах разного типа проводимости
SU1582350A1 (ru) Коммутатор напр жени
KR900019538A (ko) 구동기 회로
ATE222425T1 (de) Elektrische leistungssteuerung mit getakteter leistungsversorgungsschaltung
JPS56119531A (en) Level converting circuit
KR960000214Y1 (ko) B+ 전원 시간지연 회로
SU1401565A1 (ru) Преобразователь напр жени в ток
SU1661935A1 (ru) Транзисторный ключ без дополнительного запирающего источника напр жени
SU1665356A1 (ru) Импульсный стабилизатор двупол рных напр жений
SU399051A1 (ru) Триггер

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee