KR930015425A - 가상 컨테이너 12 신호 사상기 - Google Patents

가상 컨테이너 12 신호 사상기 Download PDF

Info

Publication number
KR930015425A
KR930015425A KR1019910026089A KR910026089A KR930015425A KR 930015425 A KR930015425 A KR 930015425A KR 1019910026089 A KR1019910026089 A KR 1019910026089A KR 910026089 A KR910026089 A KR 910026089A KR 930015425 A KR930015425 A KR 930015425A
Authority
KR
South Korea
Prior art keywords
signal
virtual container
aligner
clock
synchronized
Prior art date
Application number
KR1019910026089A
Other languages
English (en)
Other versions
KR950001507B1 (ko
Inventor
김호건
김홍주
김재근
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910026089A priority Critical patent/KR950001507B1/ko
Publication of KR930015425A publication Critical patent/KR930015425A/ko
Application granted granted Critical
Publication of KR950001507B1 publication Critical patent/KR950001507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073—Bit stuffing, e.g. PDH
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

동기식 다중장치에서 종속신호의 사상기능 중 CEPT DSI 신호를 비동기 및 비트 동기 방식으로 VC12 신호를 형성하는 장치로, 3개의 CEPT DSI 신호와 접속하여 VC12 신호를 구성한 후 TUG21 신호로 다중/역다중화 하는데 그 목적이 있다.
본 발명은 동기식 다중화기에서 3개의 CEPT DSI 종속신호가 병렬 TUG21 신호로 사상되는 장치이며, 두가지 모드로 VC12 신호로 사상하며, 비동기 사상방식에서는 2단계 스터핑 과정에 의해서 디스터핑시에 DSI 송신클럭에서 발생되는 웨이팅 타임지터를 최소화 할 수 있어 고품질의 DSI 신호를 재생할 수 있고, 마이크로프로세서에 의해 경로상에 발생되는 성능을 감시 처리할 수 있고, 각 경로를 주기적으로 자체 진단함으로서 이장치의 신뢰성을 높혔다.

Description

가상 컨테이너 12신호 사상기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도,
제2도는 본 발명의 입출력 타이밍도.

Claims (6)

  1. 양,음의 CEPT DSI 신호를 HDB3 복수화하여 NRZ 데이타로 생성하기 위한 HDB3 디코더(1), 상기 HDB3 디코더(1)를 통하여 생성된 NRZ 데이타와 클럭을 8단 탄성버퍼를 통해 중간 주파수에 동기된 신호로 생성한 후 32단 탄성 버퍼를 통해 C12 신호를 형성하기 위한 동기화기(2) 및 C12사상기(3), 상기 C12 사상기(3)로부터의 C12 신호에 V5 경로오버헤드를 삽입하고, 고정 스터프 및 스터핑 제어신호와 스터프 비트들을 삽입하여 VC12(가상 컨테이너 12) 신호를 생성하기 위한 수단, 상기 VC12 신호에 대해 8비트 단위로 직력/병렬 변환을 수행하기 위한 S/P 컨버터(5), 상기 S/P 컨버터(5)로 부터 출력된 병렬 VC12 신호를 외부로 외부 TU 클럭에 동기된 TU12 신호를 형성하기 위한 제1 TU12 정렬기(6), TU12 신호를 수신된 클럭에 동기되게 병력 VC12 신호를 생성하기 위한 제2 TU12 정렬기(14), 상기 TU12 정렬기(14)로 부터 출력된 VC12 신호에 대해 VC12 신호내에서 각 오버헤드를 추출하여 처리하기 위한 수단, 상기 수단으로 부터 출력된 8비트의 병렬 VC12 신호를 직렬로 변환하기 위한 P/S 컨버터(16), 상기 직렬 V12 신호를 32단 탄성 버퍼를 통하여 디스터핑 처리를 하고 동기된 DS1 송신 클럭을 발생시키고 상기 클럭에 의해 VC12 신호에서 순수 DS1 신호를 생성하기 위한 C12 역사상기(17)와 역동화기(18), 및 상기 NRZ 형태의 순수 DS1 신호를 HDB-3 부호화하여 출력하기 위한 HDB-3 코더(19)를 구비하고 있는 것을 특징으로 하는 가상 컨테이너 12 신호 형성기.
  2. 제1항에 있어서, 상기 제1 TU12 정렬기(6)에 연결되어 다중화 기능을 수행하기 위한 TYG21 다중화기(7)를 더 구비하고 있는 것을 특징으로 하는 가상 컨테이너 12 신호 형성기.
  3. 제2항에 있어서, 상기 제2 TU12 정렬기(13)에 연결된 TUG21 역다중화기(13)를 더 구비하고 있는 것을 특징으로 하는 가상 컨테이너 12 신호 형성기.
  4. 제3항에 있어서, 상기 동기화기(2)에서의 중간 주파수는 2.0488MHz인 것을 특징으로 하는 가상 컨테이너 12 신호 형성기.
  5. 제4항에 있어서, 상기 TU12 정렬기(14)에서의 수신된 클럭은 4.480MHz인 것을 특징으로 하는 가상 컨테이너 12 신호 형성기.
  6. 제5항에 있어서, 상기 TU12 정렬기(6)는 16단 FIFO(First-In First-Out)수단을 포함하고 있는 것을 특징으로 하는 가상 컨테이너 12 신호 형성기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910026089A 1991-12-30 1991-12-30 가상 컨테이너 12신호 사상기 KR950001507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910026089A KR950001507B1 (ko) 1991-12-30 1991-12-30 가상 컨테이너 12신호 사상기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910026089A KR950001507B1 (ko) 1991-12-30 1991-12-30 가상 컨테이너 12신호 사상기

Publications (2)

Publication Number Publication Date
KR930015425A true KR930015425A (ko) 1993-07-24
KR950001507B1 KR950001507B1 (ko) 1995-02-25

Family

ID=19327503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910026089A KR950001507B1 (ko) 1991-12-30 1991-12-30 가상 컨테이너 12신호 사상기

Country Status (1)

Country Link
KR (1) KR950001507B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332414B1 (ko) * 1999-10-05 2002-04-13 서평원 동기식 디지털 계위 상의 가상콘테이너 매퍼 장치

Also Published As

Publication number Publication date
KR950001507B1 (ko) 1995-02-25

Similar Documents

Publication Publication Date Title
EP0216456B1 (en) Multiplex structure
US6628679B1 (en) SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique
KR0177733B1 (ko) 데이타 전송장치의 클럭동기 회로
US7227875B2 (en) Interfacing to a data framer
JP2009109488A (ja) シリアル・データ処理装置及び方法
JPS6410973B2 (ko)
EP1617581B1 (en) Method and appartus for frame alignment
KR930015425A (ko) 가상 컨테이너 12 신호 사상기
JP3722748B2 (ja) 多数の通信回線からのオーバーヘッドデータの伝送に適した多重化方法および装置
JP5263410B2 (ja) 伝送システム、送信装置、受信装置、伝送方法及びコンピュータプログラム
KR100382696B1 (ko) Ｄｓ-1ｅ와 ｄｓ-1을 수용하는 유럽방식의 비동기식다중화 시스템
US4763318A (en) Transmission and reception of synchronous data and timing signals using a steady bit stream
KR0153688B1 (ko) 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치
KR930007133B1 (ko) 동기식 다중장치의 대기시간지터 감소회로
KR930009288A (ko) 동기/비동기 1.544Mbps 신호의 동기식 컨테이너로의 사상기
KR930006181B1 (ko) Tug21 직렬 인터페이스를 위한 동기식 패이로드 사상기
JP2000232426A (ja) ランダム・オーバー・サンプリング伝送方法
KR100201330B1 (ko) 동기식 다중화장치에서 tu포인터 버퍼 리셋에 따른v5클럭 보상회로
KR100216518B1 (ko) Stm-1 송신용 동기 장치
KR19980046391A (ko) 10g 동기식 중계기의 다중화 방식 및 그 장치
KR0121156Y1 (ko) 64k/72k 비트 송신속도 변환 데이타 송신 시스템
JPH0646028A (ja) 信号速度変換回路
KR0154490B1 (ko) 광대역 통신의 에이티엠 셀 변환 장치
KR970004490A (ko) 디지탈 전송시스템의 다중화/역다중화 장치
JPH0646021A (ja) 同期光多重化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee