KR970004490A - 디지탈 전송시스템의 다중화/역다중화 장치 - Google Patents
디지탈 전송시스템의 다중화/역다중화 장치 Download PDFInfo
- Publication number
- KR970004490A KR970004490A KR1019950018327A KR19950018327A KR970004490A KR 970004490 A KR970004490 A KR 970004490A KR 1019950018327 A KR1019950018327 A KR 1019950018327A KR 19950018327 A KR19950018327 A KR 19950018327A KR 970004490 A KR970004490 A KR 970004490A
- Authority
- KR
- South Korea
- Prior art keywords
- demultiplexing
- channel
- multiplexing
- clock
- signal
- Prior art date
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
본 발명은 디지탈 전송시스템의 다중화/역다중화 장치에 관한 것으로서, 유사동기식 전송계위중 서로다른 방식의 계위인 DS-1E(E1)신호를 DS-3에 다중클럭과 입력신호의 동기여부에 관계없이 각 채널의 정위치 맞춤 비트 채워넣기 방식을 이용하여 다중/역다중 하도록 한 것이다.
이와같은 본 발명은 2.048Mbps로 입력되는 20개의 채널 데이타 및 클럭을 전송받아 허용입력 지터를 보상하고 입력과 출력의 클럭차이에 대한 데이타를 저장 버퍼링하는 스터핑수단과; 상기 스터핑수단에서 얻어진 20개의 채널 데이타를 다중화하는 채널 다중화수단과; 상기 채널 다중화수단에서 다중화된 채널 데이타를 DS-3신호로 다중화하여 바이폴라 접속수단을 통해 송출하는 다중화수단과; 상기 바이폴라 접속수단을 통해 전송된 DS-3 신호를 역다중화하는 역다중화수단과; 상기 역다중화수단에서 역다중화된 DS-3 신호를 20개의 채널 데이타로 역다중화하는 채널 역다중화수단과; 상기 채널 역다중화수단에서 얻어진 20개의 채널 데이타를 디스터핑하여 2.048Mbps로 송출하는 디스터핑수단으로 이루어짐으로서 달성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 디지탈 전송시스템의 다중화/역다중화장치 구성도, 제2도는 제1도의 탄성기억 버퍼를 8비트 버퍼셀로 구성시의 스터핑요구신호 발생부의 일예시도, 제3도는 제2도 다중화/역다중화부의 DS3프레임 구조를 보인도, 제4도는 제2도 다중화부에서 출력되는 파형도.
Claims (3)
- 2.048Mbps(E1)로 입력되는 20개의 채널 데이타 및 클럭을 전송받아 허용입력 지터의 보상과 입력과 출력의 클럭차이를 보상하기 위해 E1 데이타 각가에 대한 비트 채워넣기를 하고 스터핑 요구신호를 전송하는 스터핑수단과; 상기 스터핑수단에서 스터핑된 20개의 채널 데이타를 다중화하는 채널 다중화수단과; 상기 채널 다중화수단에서 다중화된 채널 데이타를 DS-3 신호로 다중화하여 바이폴라 접속수단을 통해 송출하는 다중화수단과; 상기 바이폴라 접속수단을 통해 수신된 DS-3 신호를 역다중화하여 전송함과 아울러 역다중화 클럭, DS-3 프레임 싱크 레퍼런스신호 및 DS-3 프레임 갭 오버헤드 레퍼런스신호를 전송하는 DS-3 역다중화수단과; 상기 DS-3 역다중화수단에서 역다중화된 DS-3 신호를 역다중화 클력, DS-3 프레임 싱크 레퍼런스신호 및 DS-3 프레임 갭 오버헤드 레퍼런스신호에 따라 20개의 채널 데이타 및 클럭으로 역다중화 하는 채널 역다중화수단과; 상기 채널 역다중화수단에서 역다중화된 20개의 채널 데이타를 디스터핑하여 2.048Mbps(E1)로 송출하는 디스터핑수단으로 구성함을 특징으로 하는 디지탈 전송시스템의 다중화/역다중화 장치.
- 제1항에 있어서, 스터핑수단은 8비트의 탄성기억 버퍼와 스터핑 요구신호 발생부로 구성된 것을 특징으로 한 디지탈 전송시스템의 다중화/역다중화 장치.
- 제2항에 있어서, 스터핑 요구신 발생부는 쓰기클럭을 8분주한 클럭을 읽기클럭을 8분주한 클럭에 동기시켜 래치하는 제1플립플롭과; 상기 제1플립플롭의 출력을 채널다중화수단에서 얻어진 스터핑 래치클럭에 동기시켜 래치출력하는 제2플립플롭으로 구성함을 특징으로 한 디지탈 전송시스템의 다중화/역다중화 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950018327A KR970004490A (ko) | 1995-06-29 | 1995-06-29 | 디지탈 전송시스템의 다중화/역다중화 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950018327A KR970004490A (ko) | 1995-06-29 | 1995-06-29 | 디지탈 전송시스템의 다중화/역다중화 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970004490A true KR970004490A (ko) | 1997-01-29 |
Family
ID=66526134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950018327A KR970004490A (ko) | 1995-06-29 | 1995-06-29 | 디지탈 전송시스템의 다중화/역다중화 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970004490A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104735B1 (ko) * | 2010-05-12 | 2012-01-11 | 한국전기안전공사 | 일체형 멀티 타입 어레이 자외선 센서 |
-
1995
- 1995-06-29 KR KR1019950018327A patent/KR970004490A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101104735B1 (ko) * | 2010-05-12 | 2012-01-11 | 한국전기안전공사 | 일체형 멀티 타입 어레이 자외선 센서 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1326719C (en) | Ds3 to 28 vt1.5 sonet interface circuit | |
US5065396A (en) | Inverse multiplexer and demultiplexer techniques | |
US6628679B1 (en) | SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique | |
US5666351A (en) | Method for disassembling and assembling frame structures containing pointers | |
JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
US6240106B1 (en) | Retiming arrangement for SDH data transmission system | |
US5651034A (en) | Method and equipment for monitoring the fill rate of an elastic buffer memory in a synchronous digital telecommunication system | |
US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
KR970004490A (ko) | 디지탈 전송시스템의 다중화/역다중화 장치 | |
KR0152724B1 (ko) | E1-ds3 다중/역다중 장치 | |
KR950007433B1 (ko) | 동기/비동기 1.544Mbps 신호의 동기식 컨테이너로의 사상기 | |
KR100460514B1 (ko) | 에스디에이취 전송장치 | |
KR100201332B1 (ko) | 동기식 다중화장치에서 vc1 자국 루프백회로 | |
KR100263382B1 (ko) | 광 가입자 전송장치에 있어서의 tsi기능을 위한 tu 포인터및 au 포인터 정렬 장치 | |
KR100201331B1 (ko) | 동기식 다중화장치에서 v4 바이트를 이용한 대국 루프백회로 | |
KR100252501B1 (ko) | 동기식 다중화장치에서 | |
KR0153688B1 (ko) | 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치 | |
JP2611643B2 (ja) | 同期データ信号送受信装置 | |
KR100201328B1 (ko) | 동기식 다중화장치의 ds1 매핑 회로 | |
KR0126846B1 (ko) | 에스티엠-4(stm-4)급 다중장치 | |
KR100201330B1 (ko) | 동기식 다중화장치에서 tu포인터 버퍼 리셋에 따른v5클럭 보상회로 | |
KR19980046391A (ko) | 10g 동기식 중계기의 다중화 방식 및 그 장치 | |
JPH088556B2 (ja) | 時分割多重化装置 | |
JPH0256129A (ja) | 多重化方式 | |
JPS62265829A (ja) | スタツフ同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |