KR930011424B1 - 직렬결선스위치 판별회로 - Google Patents
직렬결선스위치 판별회로 Download PDFInfo
- Publication number
- KR930011424B1 KR930011424B1 KR1019900018610A KR900018610A KR930011424B1 KR 930011424 B1 KR930011424 B1 KR 930011424B1 KR 1019900018610 A KR1019900018610 A KR 1019900018610A KR 900018610 A KR900018610 A KR 900018610A KR 930011424 B1 KR930011424 B1 KR 930011424B1
- Authority
- KR
- South Korea
- Prior art keywords
- switches
- switch
- converter
- microcomputer
- input voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 병렬결선스위치 판별회로도.
제2도는 종래의 직렬결선스위치 판별회로도.
제3도는 본 발명의 직렬결선스위치 판별회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로컴퓨터 2 : A/D콘버터(2)
3 : 입력포트(port) 4 : 스위치어레이
SW1-SWn: 스위치 R1-Rn: 배율저항
Vref: 기준전압
본 발명은 직렬로 결선된 다수의 스위치에 대하여 특정스위치의 개방 또는 단락을 판별하는 회로에 관한 것으로, 특히 마이크로프로세서를 사용하여 개방/단락된 스위치의 위치 및 그 상태를 신속히 판단할 수 있도록 한 직렬결선스위치 판별회로에 관한 것이다.
일반적으로 사용되고 있는 스위치의 온/오프 판별회로는 병렬결선시 제1도에 도시한 바와 같이 각 스위치(SW1-SWn)의 양 접점으로 부터 인출한 와이어(wire)를 마이크로컴퓨터(1)의 입력포트(3)의 각 단자에 접속한 다음 전기적신호를 각 스위치 (SW1-SWn)로 보내고 나서 다시 수신되는 신호를 해독하여 상기 스위치(SW1-SWn)의 상태를 판별하였다.
그러나 이와 같은 방식으로 스위치의 상태를 판별할 경우 상기 스위치(SW1-SWn)와 마이크로컴퓨터(1)를 접속하는 선로가 복잡해질 뿐만아니라 상기 마이크로컴퓨터(1)의 입력포트(3)도 많은 입력을 수용해야 하는 결함이 있었다.
일반적으로 사용되고 있는 스위치의 온/오프 판별회로는 직렬결선시 제2도에 도시한 바와 같이 스위치어레이(4)의 양 끝단을 마이크로컴퓨터(1)에 접속하여 스위치 (SW1-SWn)의 온, 오프상태를 판별하였다.
그러나 이와 같은 회로는 2개 이상의 스위치가 작동될 경우 어느 스위치가 작동되었는지를 판별할 수 없어 신속하게 조치할 수 없는 결함이 있었다.
따라서 본 발명은 이와 같은 종래 회로의 결함을 감안하여 직렬결선된 각 스위치에 일정한 배율의 저항을 각각 병렬접속하고 그 저항의 양 끝단에 나타나는 전압을 측정하여 각 스위치의 상태를 판별할 수 있도록 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제3도는 본 발명 직렬결선스위치의 판별회로도로서, 이에 도시한 바와 같이 양 접점에 배율저항(R1-Rn)이 하나씩 각기 병렬접속된 직렬결선스위치(SW1-SWn)의 양측을 A/D콘버터(2)의 입력단자에 각기 접속함과 아울러 기준전압단자(Vref)를 저항(Rx)을 통해 상기 입력단자()에 접속한 후 상기 A/D콘버터(2)의 출력단자를 마이크로컴퓨터(1)의 입력측에 접속하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
기준전압(Vref)이 저항(Rx)을 통해 A/D콘버터(2)의 입력단자()에 공급되고, 다시 병렬접속된 스위치 및 저항(SW1// R1), (SW2// R2), (SW3// R3),…,(SWn// Rn)을 연속적으로 통해 그 A/D콘버터(2)의 입력단자(R)에 공급되므로 상기 스위치(SW1-SWn)가 모드 개방(오프)된 경우, 상기 A/D콘버터(2)의 입력단자()에 입력되는 전압(Ein)은 다음의 식으로 표현된다.
단, RT=직렬접속된 저항(R1-Rn)의 합계 저항값
그런데, 상기 저항(R1-Rn)과 스위치(SW1-SWn)는 각각 하나씩 병렬로 접속되고, 그 병렬접속된 스위치 및 저항(SW1// R1), (SW2// R2), (SW3// R3),…,(SWn// Rn)이 다시 직렬접속되었으므로 저항(R1-Rn)값이 모두 일정한 경우, 상기 합계저항(RT)값은 상기 스위치(SW1-SWn)가 모두 오프(개방)되었을때 최대가 되고, 온된 스위치가 많을수록 그 수에 비례하여 작아지게 되며, 상기 A/D콘버터(2)의 입력전압(Ein)은 그 합계 저항값(RT)이 클수록 그에 비례하여 커진다.
그리고, 상기 스위치(SW1-SWn)의 온/오프에 따라 각각 다르게 설정되는 A/D콘버터(2)의 입력전압(Ein)은 2A/D콘버터(2)에서 디지탈신호로 변환되어 마이크로컴퓨터(1)에 공급되고, 이때, 그 마이크로컴퓨터(1)는 그 입력전압에 따라 결정되는 어드레스의 데이타를 내부의 메모리에서 읽어 출력하게 되는데, 상기 메모리에 저장된 "데이타"란 이전의 실험과정에서 상기 스위치(SW1-SWn)가 각기 다르게 온, 오프되는 모든 경우에 대하여 그 때마다 다르게 설정되는 입력전압(Ein)을 근거로 메모리의 어드레스를 설정하고, 그 각각의 어드레스에 그때 스위치(SW1-SWn)의 온,오프상태를 기록한 데이타를 말한다.
예로써, Vref= 5[V], Rx= 5[]이고, 상기 스위치(SW1-SWn)가 4개의 스위치(SW1-SW4)로 구성되며, 상기 저항(R1-Rn)이 4개의 저항(R1-Rn)으로 구성됨과 아울러, 그 각각의 저항값이 R1= 1[], R2= 2[], R3= 3[], R4= 4[]인 경우, 스위치(SW1-SW4)중에서 어느 스위치가 온되었는지를 판별하는 과정을 설명한다.
스위치(SW1-SW4)중에서 스위치(SW1)가 온되고, 나머지의 스위치(SW2-SW4)가 오프된 경우, 입력전압가 오프된 경우, 입력전압스위치(SW1-SW4)중에서 스위치(SW3)가 온되고, 나머지의 스위치(SW1,SW2,SW4)가 오프된 경우, 입력전압, 이렇게 스위치(SW1-SW4)중에서 스위치(SW4)가 온되고 경우, 나머지의 스위치(SW1,SW2,SW3)가 오프된 경우, 입력전압로 설정되고, 이렇게 설정된 입력전압(Ein)은 상기 A/D콘버터(2)에 입력되어 6비트의 디지탈 값 (ADD)으로 변환된후, 상기 마이크로컴퓨터(1)에 입력된다. 단, 여기서 설명의 편의상 온된 스위치와 병렬접속된 저항값은 아주 적으므로 무시하였다.
그리고, 상기 마이크로컴퓨터(1)는 그 각각의 입력전압(ADD=3.2[V]), (ADD=3.0[V]), (ADD=2.9[V]), (ADD=2.7[V])에 따라 주어지는 해당 어드레스에 저장된 테이타를 읽어 이를 채널(CH1-CH6)을 통해 외부로 출력하여 디스플레이되게 함으로써 사용자가 현재 스위치(SW1-SW4)의 온/오프상태를 인지할 수 있게 된다.
상기 "해당 어드레스에 저장된 데이타"란 이전의 실험과정을 통해 해당 어드레스에 저장시킨 데이타를 말하는 것으로, 상기의 예에서와 같이 저항(RX), (R1-R4) 및 기준전압(Vref)을 설정한 경우를 예로하여 설명하면 하기와 같다.
실험과정에서 입력전압 (ADD)이 3.2[V]일때 스위치(SW1)가 온되고, 나머지
스위치(SW2-SW4)가 오프된 것을 확인하여 그 확인된 상황을 메모리의 1번지에 기록하고, 이후 입력전압 (ADD)이 3.2[V]일때 그 1번지의 데이타를 읽어 채널(CH1-CH6)을 통해 출력한다.
실험과정에서 입력전압(ADD)이 3.0[V]일때 스위치(SW2)가 온되고, 나머지 스위치(SW1, SW2, SW4)가 오프된 것을 확인하여 그 확인된 상황을 메모리의 2번지에 기록하고, 이후 입력전압(ADD)이 3.0[V]일때 그 2번지의 데이타를 읽어 채널(CH1-CH6)을 통해 출력한다.
실험과정에서 입력전압 (ADD)이 2.9[V]일때 스위치(SW3)가 온되고, 나머지 스위치(SW1, SW2, SW4)가 오프된 것을 확인하여 그 확인된 상황을 메모리의 3번지에 기록하고, 이후 입력전압(ADD)이 3.0[V]일때 그 3번지의 데이타를 읽어 채널(CH1-CH6)을 통해 출력한다.
실험과정에서 입력전압(ADD)이 2.7[V] 일때 스위치(SW4)가 온되고, 나머지
스위치(SW1, SW2, SW3)가 오프된 것을 확인하여 그 확인된 상황을 메모리의 4번지에 기록하고, 이후 입력전압(ADD)이 2.7[V]일때 그 4번지의 데이타를 읽어 채널(CH1-CH6)을 통해 출력된다.
이상에서와 같이 본 발명은 직렬로 결선된 각 스위치에 대하여 병렬로 접속된 각 배율저항으로 전류를 보내고 그때 나타나는 전압을 A/D콘버터에 의해 디지탈 데이터로 만든 다음 마이크로컴퓨터에서 상기 데이타를 처리하여 스위치의 상태를 판별하도록 하였으므로 여러개의 스위치가 동시에 개방되더라도 그 상태 및 위치를 정확하게 파악할 수 있을 뿐만아니라 스위치의 고장시 신속하게 처리할 수 있도록 하는 효과가 있다.
Claims (1)
- 직렬로 결선된 다수의 스위치 (SW1-SWn)에 대하여 마이크로컴퓨터를 사용하여 그 상태를 판별하는 회로에 있어서, 상기 스위치 (SW1-SWn)에 각기 하나씩 병렬접속된 저항(R1-Rn)과 상기 스위치 (SW1-SWn)의 온, 오프에 따라 저항값이 변화되어 각각 다르게 입력되는 아날로그의 입력전압(Ein)을 디지탈값으로 변환하는 A/D콘버터(2)와, 상기 A/D콘버터(2)로 부터 입력되는 전(ADD)에 따라 결정되는 어드레스에 기저장된 스위치상태 데이타를 읽어 외부로 출력하는 마이크로컴퓨터(1)를 포함하여 구성한 것을 특징으로 하는 직렬결선스위치 판별회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018610A KR930011424B1 (ko) | 1990-11-16 | 1990-11-16 | 직렬결선스위치 판별회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018610A KR930011424B1 (ko) | 1990-11-16 | 1990-11-16 | 직렬결선스위치 판별회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920010303A KR920010303A (ko) | 1992-06-26 |
KR930011424B1 true KR930011424B1 (ko) | 1993-12-06 |
Family
ID=19306151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018610A KR930011424B1 (ko) | 1990-11-16 | 1990-11-16 | 직렬결선스위치 판별회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930011424B1 (ko) |
-
1990
- 1990-11-16 KR KR1019900018610A patent/KR930011424B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920010303A (ko) | 1992-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5171091A (en) | Temperature measuring circuit | |
JPH08330959A (ja) | A−d入力回路の故障検出方法 | |
US4433287A (en) | Range switching device for electric meter | |
KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
KR930011424B1 (ko) | 직렬결선스위치 판별회로 | |
EP0663597A2 (en) | Dual comparator trigger circuit with independent voltage level adjustment | |
JPS6382377A (ja) | 電流測定回路 | |
US4571095A (en) | Apparatus for measuring a temperature | |
JP4422365B2 (ja) | プログラマブルコントローラ | |
KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
JPH08146053A (ja) | 電圧検出装置 | |
JP7331543B2 (ja) | 組電池監視システム及び組電池の故障判定方法 | |
JP2023121064A (ja) | 識別回路及び識別方法 | |
JP3082682B2 (ja) | D/a変換器の試験回路とこれを備えるマイクロコンピュータ | |
US5831427A (en) | Voltage measuring device for a source with unknown resistance | |
KR0158376B1 (ko) | 부품 자동 측정장치 | |
JPH0411179Y2 (ko) | ||
KR100352598B1 (ko) | 디지털멀티메터입력자동제어장치 | |
JPH0634705Y2 (ja) | Ic試験装置 | |
JP3532314B2 (ja) | D/a変換器及びその試験方法 | |
JPH07183346A (ja) | 半導体テスト装置 | |
SU1457145A1 (ru) | Устройство дл определени средних значений сигналов | |
JPS6239708B2 (ko) | ||
SU1108370A1 (ru) | Устройство дл автоматического контрол последовательных электрических цепей | |
SU1018044A1 (ru) | Устройство дл автоматического измерени параметров электрорадиоэлементов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |