JP2023121064A - 識別回路及び識別方法 - Google Patents

Abstract

【課題】コストを十分に抑制可能な識別回路を提供する。【解決手段】本開示に係る識別回路１０は、複数の回路基板３０から一の回路基板３０を識別する識別回路１０であって、識別回路１０と電気的に接続される一の回路基板３０を複数の回路基板３０の中で切り替える切替素子１１と、切替素子１１と電気的に接続されている回路素子群１２と、切替素子１１及び回路素子群１２と電気的に接続されている制御部１３と、を備え、制御部１３は、識別抵抗Ｒｉ及び識別コンデンサＣｉの少なくとも一方が切替素子１１を介して回路素子群１２と電気的に接続されると、接続された識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの少なくとも一方に基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測し、計測された判定時間Ｔに基づいて一の回路基板３０を識別する。【選択図】図１

Description

本開示は、識別回路及び識別方法に関する。

従来、複数の回路基板から一の回路基板を識別する識別回路に関する技術が知られている。

例えば、特許文献１には、大幅なコスト上昇及び配線の増加を伴わずに回路基板を含むインターフェイスモジュールの識別を行うことができる信号処理装置が開示されている。

特開２０１５－０８７８３３号公報

しかしながら、特許文献１に記載の従来技術では、識別回路においてＡＤコンバータ（Analog-to-Digital Converter：ＡＤＣ）が使用されており、開発コスト及び製品コストなどを含むコストが十分に抑制されていなかった。

本開示は、コストを十分に抑制可能な識別回路及び識別方法を提供することを目的とする。

幾つかの実施形態に係る識別回路は、複数の回路基板から一の前記回路基板を識別する識別回路であって、前記識別回路と電気的に接続される一の前記回路基板を複数の前記回路基板の中で切り替える切替素子と、前記切替素子と電気的に接続されている回路素子群と、前記切替素子及び前記回路素子群と電気的に接続されている制御部と、を備え、前記制御部は、識別抵抗及び識別コンデンサの少なくとも一方が前記切替素子を介して前記回路素子群と電気的に接続されると、接続された前記識別抵抗及び前記識別コンデンサのうちの少なくとも一方に基づいて前記回路基板ごとに異なる値となる判定時間を計測し、計測された前記判定時間に基づいて一の前記回路基板を識別する。

これにより、コストを十分に抑制可能である。例えば、識別回路では、ＡＤＣが含まれておらず、制御部がＡＤＣを制御する必要がない。したがって、このようなＡＤＣが識別回路に含まれるような従来技術と比較して開発コストが低減する。識別回路では、高価な回路素子であるＡＤＣが使用されず、安価な回路素子のみが使用されているので、製品コストも低減する。

一実施形態における識別回路では、前記制御部は、一の前記回路基板が有する、互いに並列接続されている前記識別抵抗及び前記識別コンデンサのうちの少なくとも一方に基づいて前記回路基板ごとに異なる値となる前記判定時間を計測してもよい。これにより、ユーザが回路基板の識別抵抗の抵抗値及び識別コンデンサの容量値のうちの少なくとも一方を回路基板ごとに異ならせて設計することで、識別回路は、判定時間に基づき容易に、かつ精度良く一の回路基板を識別可能である。

加えて、一の回路基板において識別抵抗及び識別コンデンサが互いに並列接続されていることで、一の回路基板が切替素子により選択されていないときに、識別コンデンサの電荷が識別抵抗によりディスチャージされる。これにより、識別コンデンサの電荷がゼロとなる。したがって、一の回路基板が切替素子により選択され、識別回路による一の回路基板の識別処理が開始したときであっても、制御部は、判定時間を正確に計測可能である。結果として、識別回路による一の回路基板の識別精度が向上する。

一実施形態における識別回路は、前記識別コンデンサを有し、前記制御部は、一の前記回路基板が有する前記識別抵抗に基づいて前記回路基板ごとに異なる値となる前記判定時間を計測してもよい。識別コンデンサを回路基板に代えて識別回路が有することで、識別コンデンサが配置されていないような既存の回路基板に対しても識別処理を実行可能である。既存の回路基板に対する識別回路の互換性が向上する。

一実施形態における識別回路では、前記識別コンデンサは、前記切替素子における一の前記回路基板側の端子に接続されていてもよい。これにより、識別回路は、切替素子において一の回路基板が選択されたときに、互いに並列接続されている識別抵抗及び識別コンデンサを一の回路基板が有するときと同様の識別方法に基づいて一の回路基板を識別可能である。

一実施形態における識別回路では、前記制御部は、前記識別抵抗の抵抗値と前記識別コンデンサの容量値とに基づいて前記判定時間を算出してもよい。これにより、一の回路基板の識別処理に必要となる判定パラメータを後述する式５で表される判定時間として取得することが可能となる。識別回路は、従来技術のような電圧範囲を用いた識別方法とは全く異なる、時間軸を用いた新たな識別方法を提供可能である。

一実施形態における識別回路では、前記回路素子群は、バッファ回路と、前記バッファ回路に順に直列接続されている抵抗及び前記識別コンデンサと、を有してもよい。これにより、一実施形態に係る識別回路の識別コンデンサからの、従来技術に基づく識別回路への影響が抑制される。したがって、従来技術に基づく識別回路は、一の回路基板を正確に識別することが可能となる。

一実施形態における識別回路では、前記制御部は、前記抵抗の抵抗値と前記識別コンデンサの容量値とに基づいて前記判定時間を算出してもよい。これにより、一の回路基板の識別処理に必要となる判定パラメータを後述する式６で表される判定時間として取得することが可能となる。識別回路は、従来技術のような電圧範囲を用いた識別方法とは全く異なる、時間軸を用いた新たな識別方法を提供可能である。

一実施形態における識別回路では、前記回路素子群は、前記切替素子による電気的な接続が一の前記回路基板に切り替わってから前記判定時間が経過したときにＬｏからＨｉへと変化する電気信号を前記制御部に出力するコンパレータを有し、前記制御部は、前記電気信号に基づいて前記判定時間を計測してもよい。これにより、制御部は、判定時間を正確に計測可能である。結果として、識別回路による一の回路基板の識別精度が向上する。

幾つかの実施形態に係る識別方法は、複数の回路基板から一の前記回路基板を識別する識別回路を用いた識別方法であって、前記識別回路と電気的に接続される一の前記回路基板を複数の前記回路基板の中で切り替えるステップと、一の前記回路基板の切り替えによって識別抵抗及び識別コンデンサの少なくとも一方が前記識別回路の回路素子群と電気的に接続されると、接続された前記識別抵抗及び前記識別コンデンサのうちの少なくとも一方に基づいて前記回路基板ごとに異なる値となる判定時間を計測するステップと、計測された前記判定時間に基づいて一の前記回路基板を識別するステップと、を含む。

これにより、コストを十分に抑制可能である。例えば、識別回路では、ＡＤＣが含まれておらず、制御部がＡＤＣを制御する必要がない。したがって、このようなＡＤＣが識別回路に含まれるような従来技術と比較して開発コストが低減する。識別方法では、高価な回路素子であるＡＤＣが使用されず、安価な回路素子のみが使用されているので、製品コストも低減する。

一実施形態における識別方法は、前記識別抵抗の抵抗値と前記識別コンデンサの容量値とに基づいて前記判定時間を算出するステップを含んでもよい。これにより、一の回路基板の識別処理に必要となる判定パラメータを後述する式５で表される判定時間として取得することが可能となる。識別方法は、従来技術のような電圧範囲を用いた識別方法とは全く異なる、時間軸を用いた新たな方法として実現可能である。

本開示によれば、コストを十分に抑制可能な識別回路及び識別方法を提供可能である。

本開示の第１実施形態に係る識別回路の概略構成図である。 電圧Ｖａの出力特性及びコンパレータＣＭＰの出力特性を示すグラフ図である。 図１の識別回路の動作の一例を示すフローチャートである。 本開示の第２実施形態に係る識別回路の概略構成図である。 本開示の第３実施形態に係る識別回路の概略構成図である。

従来技術の背景及び問題点についてより詳細に説明する。

後述する図５の上半部に従来の識別回路１００が示されている。図５に示す従来の識別回路１００は、複数の回路基板３０から一の回路基板３０を識別する。識別回路１００は、コネクタ２００に実装された複数の回路基板３０に含まれる一の回路基板３０の種類を識別する。

識別回路１００は、コネクタ２００側から順に、切替素子１１０と、回路素子群１２０と、制御部１３０と、を有する。識別回路１００は、切替素子１１０による電気的な接続の切り替えによって、複数の回路基板３０のうちの一の回路基板３０と電気的に接続される。

このとき、分圧された電圧Ｖａは、識別回路１００の基準電圧Ｖ０、回路素子群１２０に含まれる基準抵抗Ｒ０、及び一の回路基板３０の識別抵抗Ｒｉから、以下の式で算出される。

ＡＤＣ側に電流が流れないようにバッファするオペアンプＯＰにおいて、出力端子の電圧は、非反転入力端子の電圧Ｖａと同一になる。オペアンプＯＰからの出力電圧Ｖａは、ＡＤＣにおいてアナログからデジタルに変換される。制御部１３０は、ＡＤＣから出力される電圧に基づいて、コネクタ２００に実装された一の回路基板３０の種類を識別する。電圧Ｖａは、式１に含まれる識別抵抗Ｒｉが回路基板３０ごとに異なるので、回路基板３０ごとに異なる値となる。したがって、制御部１３０は、ＡＤＣから出力される電圧に関連付けられる一の回路基板３０を複数の回路基板３０の中から識別可能である。

このような従来の識別回路１００は、いくつかの問題点を有している。例えば、識別回路１００では、制御部１３０がＡＤＣを制御する必要があり、それに必要となる演算処理に関する開発コストが増大していた。識別回路１００では、高価な回路素子であるＡＤＣが使用されており、製品コストが増大していた。

加えて、識別回路１００では、基準電圧Ｖ０、基準抵抗Ｒ０、識別抵抗Ｒｉ、オペアンプＯＰ、及びＡＤＣに起因する誤差により、一の回路基板３０に関連付けることが可能な電圧Ｖａの電圧範囲が制限される。したがって、コネクタ２００に実装された複数の回路基板３０の識別枚数に制約が課される。仮に、回路基板３０の識別枚数が多くなると、一の回路基板３０に関連付けられる電圧範囲が狭くなる。このとき、制御部１３０は、本来であれば所定の電圧Ｖａが一の回路基板３０に関連付けられるべきところ、上記誤差によって他の回路基板３０の電圧範囲に含まれてしまい、回路基板３０を誤って識別する可能性がある。識別回路１００では、回路基板３０の識別枚数を多くしたい場合、基準電圧Ｖ０、基準抵抗Ｒ０、識別抵抗Ｒｉ、オペアンプＯＰ、及びＡＤＣを高精度化する必要があり、さらなるコスト増大につながる。

一方で、識別回路１００を用いる従来のモジュールでは、各回路基板３０の電圧範囲がそもそも定められている。したがって、新機能を有する回路基板３０が市場ニーズにより必要になったとしても、新たに設計された当該回路基板３０を識別用の複数の回路基板３０に追加することが困難である。

本開示は、以上のような問題点を解決するために、コストを十分に抑制可能な識別回路及び識別方法を提供することを目的とする。以下では、添付図面を参照しながら本開示の一実施形態について主に説明する。

（第１実施形態）
図１は、本開示の第１実施形態に係る識別回路１０の概略構成図である。図１を参照しながら、第１実施形態に係る識別回路１０の構成の概略について主に説明する。

モジュール１は、識別回路１０と、コネクタ２０と、コネクタ２０に実装された複数の回路基板３０と、を有する。識別回路１０と複数の回路基板３０とは、コネクタ２０を介して互いに電気的に接続されている。複数の回路基板３０の各々は、互いに並列接続されている識別抵抗Ｒｉ及び識別コンデンサＣｉを有する。識別抵抗Ｒｉの抵抗値及び識別コンデンサＣｉの容量値の少なくとも一方は、回路基板３０ごとに異なる。例えば、識別抵抗Ｒｉの抵抗値は、複数の回路基板３０の各々において互いに同一である一方で、識別コンデンサＣｉの容量値は、複数の回路基板３０の各々において互いに異なる。

識別回路１０は、複数の回路基板３０から一の回路基板３０を識別する。識別回路１０は、コネクタ２０側から順に、切替素子１１と、回路素子群１２と、制御部１３と、を有する。切替素子１１は、コネクタ２０と電気的に接続されている。回路素子群１２は、切替素子１１と電気的に接続されている。制御部１３は、切替素子１１及び回路素子群１２と電気的に接続されている。

切替素子１１は、例えばマルチプレクサなどを含む。切替素子１１は、コネクタ２０側に複数の接続端子を有し、コネクタ２０と反対側に１つの接続端子を有する。切替素子１１は、コネクタ２０側に、例えば８つの接続端子ＮＯ１、ＮＯ２、ＮＯ３、ＮＯ４、ＮＯ５、ＮＯ６、ＮＯ７、及びＮＯ８を有する。切替素子１１は、コネクタ２０と反対側にＣＯＭ端子を有する。

切替素子１１は、制御部１３から受信した制御信号に基づいて、識別回路１０と電気的に接続される一の回路基板３０を複数の回路基板３０の中で切り替える。換言すると、切替素子１１は、制御部１３から受信した制御信号に基づいて、識別回路１０と電気的に接続される一の回路基板３０を、複数の回路基板３０の中から選択する。例えば、切替素子１１は、制御部１３から受信した制御信号に基づいて、コネクタ２０を介して接続端子ＮＯ１に接続されている一の回路基板３０が識別回路１０と電気的に接続されるように電気的な接続関係を切り替える。

回路素子群１２は、切替素子１１と制御部１３との間に配置され、複数の回路素子を有する。回路素子群１２は、基準電圧Ｖ０を受ける基準抵抗Ｒ０と、基準抵抗Ｒ０と並列に接続されている抵抗Ｒ１及びＲ２と、を有する。回路素子群１２は、基準抵抗Ｒ０並びに抵抗Ｒ１及びＲ２と接続されているコンパレータＣＭＰを有する。

コンパレータＣＭＰの非反転入力端子には、基準電圧Ｖ０を基準抵抗Ｒ０及び識別抵抗Ｒｉに基づいて分圧した電圧Ｖａ_ｍａｘを最大値とする電圧Ｖａが入力される。コンパレータＣＭＰの反転入力端子には、基準電圧Ｖ０を抵抗Ｒ１及びＲ２に基づいて分圧した電圧Ｖｂが入力される。コンパレータＣＭＰは、電圧Ｖｂに対する電圧Ｖａの大小に応じてそれぞれＨｉ及びＬｏとなる電気信号をデジタル信号として制御部１３に出力する。より具体的には、コンパレータＣＭＰは、電圧Ｖｂよりも電圧Ｖａが大きいとき、Ｈｉとなる電気信号を制御部１３に出力する。コンパレータＣＭＰは、電圧Ｖｂよりも電圧Ｖａが小さいとき、Ｌｏとなる電気信号を制御部１３に出力する。

制御部１３は、１つ以上のプロセッサを含む。制御部１３は、ＣＰＵ（Central Processing Unit）として機能する。一実施形態において「プロセッサ」は、汎用のプロセッサ、又は特定の処理に特化した専用のプロセッサであるが、これらに限定されない。制御部１３は、識別回路１０を構成する各構成部と電気的に接続され、識別回路１０全体の動作を制御する。

識別回路１０の制御部１３による処理内容について主に説明する。

制御部１３は、コネクタ２０に実装されている一の回路基板３０の種類を識別しようとするとき、切替素子１１において他の回路基板３０から一の回路基板３０に接続関係を切り替える。より具体的には、制御部１３は、切替素子１１に制御信号を出力して切替素子１１を制御する。例えば、制御部１３は、コネクタ２０を介して切替素子１１の接続端子ＮＯ１に接続されている一の回路基板３０が識別回路１０と電気的に接続されるように切替素子１１を制御する。

切替素子１１により一の回路基板３０に接続関係が切り替わる前は他の回路基板３０が識別回路１０と電気的に接続されている。このとき、一の回路基板３０の識別コンデンサＣｉは、一の回路基板３０の識別抵抗Ｒｉによって電荷が十分にディスチャージされた状態となる。

制御部１３は、一の回路基板３０の識別抵抗Ｒｉ及び識別コンデンサＣｉの両方が切替素子１１を介して回路素子群１２と電気的に接続されると、判定時間を計測する。このとき、判定時間は、接続された識別コンデンサＣｉに基づいて回路基板３０ごとに異なる値となる。より具体的には、制御部１３は、一の回路基板３０が有する、互いに並列接続されている識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの一方、例えば識別コンデンサＣｉに基づいて回路基板３０ごとに異なる値となる判定時間を計測する。制御部１３は、計測された判定時間に基づいて一の回路基板３０を識別する。

コネクタ２０に実装されている回路基板３０の種類を識別するための判定時間の算出方法は以下のとおりである。

上記の電圧Ｖａ_ｍａｘは、識別回路１０の基準電圧Ｖ０、回路素子群１２に含まれる基準抵抗Ｒ０、及び一の回路基板３０の識別抵抗Ｒｉから、以下の式で算出される。

コンパレータＣＭＰにおける判定電圧Ｖｂは、識別回路１０の基準電圧Ｖ０並びに抵抗Ｒ１及びＲ２から、以下の式で算出される。

電圧Ｖａのセトリング時間に対するコンパレータＣＭＰの判定時間Ｔは以下の式で算出される。

図２は、電圧Ｖａの出力特性及びコンパレータＣＭＰの出力特性を示すグラフ図である。図２の上半部は、時間に対する電圧Ｖａの出力特性のグラフを示す。図２の下半部は、時間に対するコンパレータＣＭＰの出力特性のグラフを示す。図２の２つのグラフにおいて、切替素子１１における接続関係が他の回路基板３０から一の回路基板３０に切り替わった時点を時間０（ゼロ）としている。

電圧Ｖａは、回路基板３０の識別コンデンサＣｉの配置に起因して過渡応答を示す。より具体的には、電圧Ｖａは、時間０で電圧Ｖａ_ｍａｘまで瞬時に立ち上がるのではなく、電圧ゼロから所定の時間をかけて緩やかに立ち上がる。判定電圧Ｖｂは、電圧Ｖａ_ｍａｘよりも小さくなるように設定される。すなわち、電圧Ｖａは、時間０において電圧ゼロから立ち上がり始め、判定時間Ｔにおいて判定電圧Ｖｂと同一値となったのち、電圧Ｖａ_ｍａｘまで緩やかに上昇する。

このような電圧ＶａがコンパレータＣＭＰの非反転入力端子に入力されると、コンパレータＣＭＰは、時間０から判定時間Ｔが経過するまでの間、すなわち電圧Ｖａが判定電圧Ｖｂよりも小さい間、Ｌｏとなる電気信号を制御部１３に出力する。一方で、コンパレータＣＭＰは、判定時間Ｔが経過した後、すなわち電圧Ｖａが判定電圧Ｖｂよりも大きくなった後、Ｈｉとなる電気信号を制御部１３に出力する。以上のように、回路素子群１２のコンパレータＣＭＰは、切替素子１１による電気的な接続が一の回路基板３０に切り替わってから判定時間Ｔが経過したときにＬｏからＨｉへと変化する電気信号を制御部１３に出力する。

制御部１３は、コンパレータＣＭＰから出力される電気信号に基づいて、コンパレータＣＭＰの出力電圧がＬｏからＨｉに変化する時間を判定時間Ｔとして制御部１３の内部カウンタで計測する。制御部１３は、計測された判定時間Ｔに基づいて、コネクタ２０に実装された一の回路基板３０の種類を識別する。判定時間Ｔは、式５に含まれる識別コンデンサＣｉが回路基板３０ごとに異なる値となるので、回路基板３０ごとに異なる値となる。したがって、制御部１３は、判定時間Ｔに関連付けられる一の回路基板３０を複数の回路基板３０の中から識別可能である。

図３は、図１の識別回路１０の動作の一例を示すフローチャートである。図３のフローチャートは、複数の回路基板３０から一の回路基板３０を識別する図１の識別回路１０を用いた識別方法に関するものである。図３を参照しながら、図１の識別回路１０の制御部１３による処理内容についてより詳細に説明する。

ステップＳ１００では、制御部１３は、識別抵抗Ｒｉの抵抗値と識別コンデンサＣｉの容量値とに基づいて式２乃至式５を用いながら判定時間Ｔを算出する。例えば、制御部１３は、識別回路１０の開発者としてのユーザからの入力情報に基づき式２、３、及び５に含まれる各種の回路素子パラメータの値を取得する。制御部１３は、取得した回路素子パラメータの値に基づいて最終的に式５を用いることで判定時間Ｔを算出する。

ステップＳ１０１では、制御部１３は、ステップＳ１００において算出された判定時間Ｔと一の回路基板３０とを互いに関連付ける。このとき、制御部１３は、判定時間Ｔと一の回路基板３０とが互いに関連付けられたデータを任意の記憶媒体に格納する。このような記憶媒体は、記憶部として識別回路１０自体が有してもよいし、識別回路１０に含まれない外部の構成部として配置されていてもよい。

ステップＳ１０２では、制御部１３は、識別回路１０と電気的に接続される一の回路基板３０を複数の回路基板３０の中で切り替える。例えば、制御部１３は、コネクタ２０に実装されている一の回路基板３０の種類を識別するために、他の回路基板３０から一の回路基板３０に接続関係を切り替えるよう切替素子１１を制御する。

ステップＳ１０３では、制御部１３は、ステップＳ１０２における一の回路基板３０の切り替えによって識別抵抗Ｒｉ及び識別コンデンサＣｉの両方が識別回路１０の回路素子群１２と電気的に接続されると、判定時間Ｔを計測する。このとき、判定時間Ｔは、接続された識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの一方、例えば識別コンデンサＣｉに基づいて回路基板３０ごとに異なる値となる。

ステップＳ１０４では、制御部１３は、ステップＳ１０３において計測された判定時間Ｔに基づいて一の回路基板３０を識別する。このとき、制御部１３は、ステップＳ１０１において記憶媒体に格納されたデータを読み出し、ステップＳ１０３において計測された判定時間Ｔを当該データと照合することで、一の回路基板３０を識別する。

ステップＳ１０５では、制御部１３は、複数の回路基板３０の全てについて識別処理が完了したか否かを判定する。制御部１３は、全ての回路基板３０を識別したと判定すると、処理を終了する。制御部１３は、全ての回路基板３０を識別していないと判定すると、ステップＳ１０２の処理を再度実行する。

以上のような第１実施形態に係る識別回路１０によれば、コストを十分に抑制可能である。例えば、識別回路１０では、ＡＤＣが含まれておらず、制御部１３がＡＤＣを制御する必要がない。したがって、このようなＡＤＣが識別回路に含まれるような従来技術と比較して開発コストが低減する。識別回路１０では、高価な回路素子であるＡＤＣが使用されず、安価な回路素子のみが使用されているので、製品コストも低減する。

加えて、識別回路１０では、従来技術のように電圧Ｖａの電圧範囲に基づいて一の回路基板３０が識別されるわけではない。したがって、基準電圧Ｖ０、基準抵抗Ｒ０、識別抵抗Ｒｉ、及びコンパレータＣＭＰなどに起因する誤差が一の回路基板３０の識別精度に与える影響が十分に抑制される。回路基板３０の識別枚数を多くしたい場合でも、回路基板３０の識別コンデンサＣｉの容量値を変えることで、回路基板３０の識別枚数を容易に増やすことができる。以上により、識別回路１０では、基準電圧Ｖ０、基準抵抗Ｒ０、識別抵抗Ｒｉ、及びコンパレータＣＭＰなどを高精度化する必要性が従来技術と比較して低くなる。結果として、識別回路１０は、従来技術と比較してさらなるコスト低減を実現可能である。

識別回路１０を用いる本開示に係るモジュール１では、新機能を有する回路基板３０が市場ニーズにより必要になったとしても、新たに設計された当該回路基板３０を識別用の複数の回路基板３０に容易に追加することが可能となる。より具体的には、識別回路１０による時間軸を用いた識別方法において新たな判定時間Ｔを追加するだけで、新機能を有する回路基板３０を識別用の複数の回路基板３０に容易に追加することが可能となる。

なお、回路基板３０の識別コンデンサＣｉを変えることで判定時間Ｔが長くなる場合もあるが、このような場合であっても、電源投入時などのバックグランドで識別回路１０が動作するため、識別回路１０の実際の動作にあたり問題は生じにくい。

識別回路１０は、一の回路基板３０が有する、互いに並列接続されている識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの一方、例えば識別コンデンサＣｉに基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測する。これにより、ユーザが回路基板３０の識別コンデンサＣｉの容量値を回路基板３０ごとに異ならせて設計することで、識別回路１０は、判定時間Ｔに基づき容易に、かつ精度良く一の回路基板３０を識別可能である。

加えて、一の回路基板３０において識別抵抗Ｒｉ及び識別コンデンサＣｉが互いに並列接続されていることで、一の回路基板３０が切替素子１１により選択されていないときに、識別コンデンサＣｉの電荷が識別抵抗Ｒｉによりディスチャージされる。これにより、識別コンデンサＣｉの電荷がゼロとなる。したがって、一の回路基板３０が切替素子１１により選択され、識別回路１０による一の回路基板３０の識別処理が開始したときであっても、制御部１３は、判定時間Ｔを正確に計測可能である。結果として、識別回路１０による一の回路基板３０の識別精度が向上する。

識別回路１０は、識別抵抗Ｒｉの抵抗値と識別コンデンサＣｉの容量値とに基づいて判定時間Ｔを算出することで、一の回路基板３０の識別処理に必要となる判定パラメータを式５で表される判定時間Ｔとして取得することが可能となる。識別回路１０は、従来技術のような電圧範囲を用いた識別方法とは全く異なる、時間軸を用いた新たな識別方法を提供可能である。

回路素子群１２は、切替素子１１による電気的な接続が一の回路基板３０に切り替わってから判定時間Ｔが経過したときにＬｏからＨｉへと変化する電気信号を制御部１３に出力するコンパレータＣＭＰを有する。これにより、制御部１３は、判定時間Ｔを正確に計測可能である。結果として、識別回路１０による一の回路基板３０の識別精度が向上する。

上記第１実施形態では、回路素子群１２に電気的に接続された識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの一方、例えば識別コンデンサＣｉに基づいて判定時間Ｔが回路基板３０ごとに異なる値となると説明したが、これに限定されない。回路素子群１２に電気的に接続された識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの少なくとも一方に基づいて判定時間Ｔが回路基板３０ごとに異なる値となってもよい。

例えば、識別コンデンサＣｉの容量値が、複数の回路基板３０の各々において互いに同一である一方で、識別抵抗Ｒｉの抵抗値が、複数の回路基板３０の各々において互いに異なっていてもよい。このとき、判定時間Ｔは、回路基板３０ごとに異なる識別抵抗Ｒｉの抵抗値に基づいて回路基板３０ごとに異なる値となる。例えば、識別コンデンサＣｉの容量値が、複数の回路基板３０の各々において互いに異なり、識別抵抗Ｒｉの抵抗値も、複数の回路基板３０の各々において互いに異なってもよい。このとき、判定時間Ｔは、回路基板３０ごとに異なる値となる識別抵抗Ｒｉ及び識別コンデンサＣｉの両方に基づいて回路基板３０ごとに異なる値となる。

上記第１実施形態では、切替素子１１は、マルチプレクサを含むと説明したが、これに限定されない。切替素子１１は、複数の回路基板３０のうちの一の回路基板３０と識別回路１０との間の電気的な接続関係を切り替えることが可能な任意の回路素子を含んでもよい。

上記第１実施形態では、回路素子群１２は、図１に示されるような回路構成を含むと説明したが、これに限定されない。回路素子群１２は、識別回路１０による上記の識別方法を実現可能な任意の回路構成を含んでもよい。

上記第１実施形態では、識別回路１０の制御部１３は、図３のステップＳ１００及びＳ１０１に示す処理内容を実行すると説明したが、これに限定されない。識別回路１０の制御部１３に代えて任意の他のプロセッサが同様の処理を実行し、判定時間Ｔと一の回路基板３０とが互いに関連付けられたデータを上述した任意の記憶媒体に格納してもよい。識別回路１０の制御部１３は、このようにして記憶媒体に格納されたデータを図３のステップＳ１０４において読み出すことで、一の回路基板３０を識別してもよい。

（第２実施形態）
図４は、本開示の第２実施形態に係る識別回路１０の概略構成図である。図４を参照しながら、第２実施形態に係る識別回路１０の構成及び動作について主に説明する。第２実施形態に係る識別回路１０は、識別コンデンサＣｉを回路基板３０ではなく識別回路１０自体が有する点で第１実施形態と相違する。その他の構成、機能、効果、及び変形例などについては、第１実施形態と同様であり、対応する説明が第２実施形態に係る識別回路１０にも当てはまる。以下では、第１実施形態と同様の構成部については同一の符号を付し、その説明を省略する。第１実施形態と異なる点について主に説明する。

第２実施形態に係る識別回路１０は、切替素子１１、回路素子群１２、及び制御部１３に加えて、識別コンデンサＣｉを有する。識別コンデンサＣｉは、切替素子１１における一の回路基板３０側の端子に接続されている。より具体的には、識別コンデンサＣｉは、回路基板３０に配置されるのではなく、識別回路１０の切替素子１１における接続端子ＮＯ１、ＮＯ２、ＮＯ３、ＮＯ４、ＮＯ５、ＮＯ６、ＮＯ７、及びＮＯ８の各々に接続されている。

制御部１３は、一の回路基板３０の識別抵抗Ｒｉ及び識別回路１０の対応する識別コンデンサＣｉの両方が切替素子１１を介して回路素子群１２と電気的に接続されると、第１実施形態と同様に判定時間Ｔを計測する。このとき、判定時間Ｔは、接続された識別抵抗Ｒｉ及び識別コンデンサＣｉのうちの少なくとも一方に基づいて回路基板３０ごとに異なる値となる。このときの判定時間Ｔは、第１実施形態と同様に式５により表される。

例えば、制御部１３は、一の回路基板３０が有する識別抵抗Ｒｉに基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測する。このとき、識別回路１０が有する識別コンデンサＣｉの容量値は、複数の回路基板３０の各々に対して互いに同一である一方で、回路基板３０が有する識別抵抗Ｒｉの抵抗値は、複数の回路基板３０の各々において互いに異なる。

制御部１３は、計測された判定時間Ｔに基づいて一の回路基板３０を識別する。

以上のような第２実施形態に係る識別回路１０によれば、第１実施形態と同様の効果を奏する。加えて、第２実施形態に係る識別回路１０は、識別コンデンサＣｉを回路基板３０に代えて識別回路１０が有することで、識別コンデンサＣｉが配置されていないような既存の回路基板３０に対しても識別処理を実行可能である。既存の回路基板３０に対する識別回路１０の互換性が向上する。

識別回路１０は、一の回路基板３０が有する識別抵抗Ｒｉに基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測する。これにより、ユーザが回路基板３０の識別抵抗Ｒｉの抵抗値を回路基板３０ごとに異ならせて設計することで、識別回路１０は、判定時間Ｔに基づき容易に、かつ精度良く一の回路基板３０を識別可能である。

識別コンデンサＣｉが、切替素子１１における一の回路基板３０側の端子に接続されていることで、識別回路１０は、切替素子１１において一の回路基板３０が選択されたときに、第１実施形態と同様の識別方法に基づいて一の回路基板３０を識別可能である。

上記第２実施形態では、制御部１３は、一の回路基板３０が有する識別抵抗Ｒｉに基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測すると説明したが、これに限定されない。制御部１３は、識別回路１０が有する識別コンデンサＣｉに基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測してもよい。このとき、識別回路１０が有する識別コンデンサＣｉの容量値は、複数の回路基板３０の各々に対して互いに異なる一方で、回路基板３０が有する識別抵抗Ｒｉの抵抗値は、複数の回路基板３０の各々において互いに同一となる。

以上に限定されず、制御部１３は、一の回路基板３０が有する識別抵抗Ｒｉ及び識別回路１０が有する識別コンデンサＣｉの両方に基づいて回路基板３０ごとに異なる値となる判定時間Ｔを計測してもよい。このとき、識別回路１０が有する識別コンデンサＣｉの容量値は、複数の回路基板３０の各々に対して互いに異なり、回路基板３０が有する識別抵抗Ｒｉの抵抗値も、複数の回路基板３０の各々において互いに異なる。

（第３実施形態）
図５は、本開示の第３実施形態に係る識別回路１０の概略構成図である。図５を参照しながら、第３実施形態に係る識別回路１０の構成及び動作について主に説明する。第３実施形態に係る識別回路１０は、回路基板３０に代えて識別回路１０の回路素子群１２が識別コンデンサＣｉを有し、かつ回路素子群１２がバッファ回路Ｂｕｆも有する点で第１実施形態と相違する。その他の構成、機能、効果、及び変形例などについては、第１実施形態と同様であり、対応する説明が第３実施形態に係る識別回路１０にも当てはまる。以下では、第１実施形態と同様の構成部については同一の符号を付し、その説明を省略する。第１実施形態と異なる点について主に説明する。

第３実施形態に係るモジュール１は、識別回路１０、コネクタ２０、及びコネクタ２０に実装された複数の回路基板３０に加えて、識別回路１０と並列して複数の回路基板３０に接続されている従来の識別回路１００と、コネクタ２００と、をさらに有する。モジュール１は、アクティブ側である識別回路１０が何らかの原因により故障して動作不能となったときのスタンバイ側の回路として、従来の識別回路１００を有する。モジュール１は、アクティブ側の識別回路１０及びスタンバイ側の識別回路１００を含む二重化システムとして構成される。

第３実施形態に係る識別回路１０の回路素子群１２は、識別コンデンサＣｉを有する。より具体的には、回路素子群１２は、バッファ回路Ｂｕｆと、バッファ回路Ｂｕｆに順に直列接続されている抵抗Ｒ３及び識別コンデンサＣｉと、を有する。

モジュール１では、識別回路１０の切替素子１１と、従来の識別回路１００の切替素子１１０と、は互いに非同期で動作している。このとき、第２実施形態のように切替素子１１における各接続端子に識別コンデンサＣｉが接続されている仮の場合を考える。一の回路基板３０が切替素子１１及び切替素子１１０により非同期で偶発的に同時選択されると、従来の識別回路１００におけるＡＤＣでのＡＤ変換値に識別コンデンサＣｉによるセトリングの影響が表れ、ＦＡＩＬ状態が発生する。

より具体的には、切替素子１１における各接続端子に接続されている識別コンデンサＣｉによって識別回路１００側の電圧Ｖａも過渡応答を示す。従来の識別回路１００に含まれるＡＤＣは、その応答特性が識別コンデンサＣｉの容量値に対応していないと、電圧Ｖａが立ち上がりきる前にデジタル信号を出力する可能性もある。この場合、当該ＡＤＣは、本来の電圧Ｖａとは全く異なる電圧に対応するデジタル信号を出力することになる。すると、識別回路１００の制御部１３０は、一の回路基板３０を他の異なる回路基板３０として誤って識別してしまう。

識別回路１０のバッファ回路Ｂｕｆは、バッファ回路Ｂｕｆに直列的に接続されている識別コンデンサＣｉからの識別回路１００への上記のような影響を抑制するためのバッファとして機能する。このとき、バッファ回路Ｂｕｆの非反転入力端子における電圧Ｖａと出力端子側の電圧Ｖａ’とは、互いに同一値となる。電圧Ｖａ（＝電圧Ｖａ’）の出力特性及びコンパレータＣＭＰの出力特性は、第１実施形態において図２を参照しながら説明した内容と同様であるが、判定時間Ｔの式のみが第１実施形態と若干相違する。第３実施形態において、判定時間Ｔは、以下の式６により表される。

式６に示されるように、識別回路１０の制御部１３は、バッファ回路Ｂｕｆに順に直列接続されている抵抗Ｒ３の抵抗値及び識別コンデンサＣｉの容量値に基づいて判定時間Ｔを算出する。式６において、抵抗Ｒ３及び識別コンデンサＣｉの値は、複数の回路基板３０の各々に対して一定である。しかしながら、電圧Ｖａ_ｍａｘが識別抵抗Ｒｉに依存し、識別抵抗Ｒｉの抵抗値が複数の回路基板３０の各々において互いに異なることで、判定時間Ｔが回路基板３０ごとに異なる値となる。

制御部１３は、一の回路基板３０の識別抵抗Ｒｉのみが切替素子１１を介して回路素子群１２と電気的に接続されると、第１実施形態と同様に判定時間Ｔを計測する。このとき、判定時間Ｔは、式６により表され、接続された識別抵抗Ｒｉに基づいて回路基板３０ごとに異なる値となる。

制御部１３は、計測された判定時間Ｔに基づいて一の回路基板３０を識別する。制御部１３は、一の回路基板３０の識別処理を実行する前に、切替素子１１においてＧＮＤ接続されている端子に回路素子群１２が接続されるように切替素子１１を制御する。これにより、識別コンデンサＣｉの電荷がディスチャージされる。

以上のような第３実施形態に係る識別回路１０によれば、第１実施形態と同様の効果を奏する。加えて、第３実施形態に係る識別回路１０は、識別コンデンサＣｉを回路基板３０に代えて識別回路１０の回路素子群１２が有することで、識別コンデンサＣｉが配置されていないような既存の回路基板３０に対しても識別処理を実行可能である。既存の回路基板３０に対する識別回路１０の互換性が向上する。

回路素子群１２が、バッファ回路Ｂｕｆと、バッファ回路Ｂｕｆに順に直列接続されている抵抗Ｒ３及び識別コンデンサＣｉと、を有することで、識別コンデンサＣｉからの識別回路１００への影響が抑制される。したがって、識別回路１００は、一の回路基板３０を正確に識別することが可能となる。

識別回路１０は、抵抗Ｒ３の抵抗値と識別コンデンサＣｉの容量値とに基づいて判定時間Ｔを算出することで、一の回路基板３０の識別処理に必要となる判定パラメータを式６で表される判定時間Ｔとして取得することが可能となる。識別回路１０は、従来技術のような電圧範囲を用いた識別方法とは全く異なる、時間軸を用いた新たな識別方法を提供可能である。

上記第３実施形態では、回路素子群１２に含まれるバッファ回路Ｂｕｆはボルテージフォロアとして構成されると説明したが、これに限定されない。バッファ回路Ｂｕｆは、増幅回路として構成されてもよい。

本開示を諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形及び修正を行うことが容易であることに注意されたい。したがって、これらの変形及び修正は本開示の範囲に含まれることに留意されたい。例えば、各構成又は各ステップなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成又はステップなどを１つに組み合わせたり、或いは分割したりすることが可能である。

例えば、本開示は、上述した識別回路１０の各機能を実現する処理内容を記述したプログラム又はプログラムを記録した記憶媒体としても実現し得る。本開示の範囲には、これらも包含されると理解されたい。

例えば、上述した各構成部の配置及び個数は、上記の説明及び図面における図示の内容に限定されない。各構成部の配置及び個数は、その機能を実現できるのであれば、任意に構成されてもよい。

上記各実施形態では、回路基板３０は識別抵抗Ｒｉを必ず有すると説明したが、これに限定されない。回路基板３０は、識別抵抗Ｒｉを有さずに、識別コンデンサＣｉのみを有してもよい。このとき、モジュール１は、識別コンデンサＣｉの電荷をディスチャージするための回路を別途有する。

１ モジュール
１０ 識別回路
１１ 切替素子
１２ 回路素子群
１３ 制御部
２０ コネクタ
３０ 回路基板
１００ 識別回路
１１０ 切替素子
１２０ 回路素子群
１３０ 制御部
２００ コネクタ
Ｂｕｆ バッファ回路
ＣＭＰ コンパレータ
Ｃｉ 識別コンデンサ
Ｒ０ 基準抵抗
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｒｉ 識別抵抗
Ｔ 判定時間
Ｖ０ 基準電圧
Ｖａ 電圧
Ｖｂ 判定電圧

Claims (10)

1. 複数の回路基板から一の前記回路基板を識別する識別回路であって、
   前記識別回路と電気的に接続される一の前記回路基板を複数の前記回路基板の中で切り替える切替素子と、
   前記切替素子と電気的に接続されている回路素子群と、
   前記切替素子及び前記回路素子群と電気的に接続されている制御部と、
   を備え、
   前記制御部は、識別抵抗及び識別コンデンサの少なくとも一方が前記切替素子を介して前記回路素子群と電気的に接続されると、接続された前記識別抵抗及び前記識別コンデンサのうちの少なくとも一方に基づいて前記回路基板ごとに異なる値となる判定時間を計測し、計測された前記判定時間に基づいて一の前記回路基板を識別する、
   識別回路。
2. 請求項１に記載の識別回路であって、
   前記制御部は、一の前記回路基板が有する、互いに並列接続されている前記識別抵抗及び前記識別コンデンサのうちの少なくとも一方に基づいて前記回路基板ごとに異なる値となる前記判定時間を計測する、
   識別回路。
3. 請求項１に記載の識別回路であって、
   前記識別コンデンサを有し、
   前記制御部は、一の前記回路基板が有する前記識別抵抗に基づいて前記回路基板ごとに異なる値となる前記判定時間を計測する、
   識別回路。
4. 請求項３に記載の識別回路であって、
   前記識別コンデンサは、前記切替素子における一の前記回路基板側の端子に接続されている、
   識別回路。
5. 請求項１乃至４のいずれか１項に記載の識別回路であって、
   前記制御部は、前記識別抵抗の抵抗値と前記識別コンデンサの容量値とに基づいて前記判定時間を算出する、
   識別回路。
6. 請求項３に記載の識別回路であって、
   前記回路素子群は、バッファ回路と、前記バッファ回路に順に直列接続されている抵抗及び前記識別コンデンサと、を有する、
   識別回路。
7. 請求項６に記載の識別回路であって、
   前記制御部は、前記抵抗の抵抗値と前記識別コンデンサの容量値とに基づいて前記判定時間を算出する、
   識別回路。
8. 請求項１乃至７のいずれか１項に記載の識別回路であって、
   前記回路素子群は、前記切替素子による電気的な接続が一の前記回路基板に切り替わってから前記判定時間が経過したときにＬｏからＨｉへと変化する電気信号を前記制御部に出力するコンパレータを有し、
   前記制御部は、前記電気信号に基づいて前記判定時間を計測する、
   識別回路。
9. 複数の回路基板から一の前記回路基板を識別する識別回路を用いた識別方法であって、
   前記識別回路と電気的に接続される一の前記回路基板を複数の前記回路基板の中で切り替えるステップと、
   一の前記回路基板の切り替えによって識別抵抗及び識別コンデンサの少なくとも一方が前記識別回路の回路素子群と電気的に接続されると、接続された前記識別抵抗及び前記識別コンデンサのうちの少なくとも一方に基づいて前記回路基板ごとに異なる値となる判定時間を計測するステップと、
   計測された前記判定時間に基づいて一の前記回路基板を識別するステップと、
   を含む、
   識別方法。
10. 請求項９に記載の識別方法であって、
    前記識別抵抗の抵抗値と前記識別コンデンサの容量値とに基づいて前記判定時間を算出するステップを含む、
    識別方法。
    

Images