KR930008659B1 - 초기값을 갖는 리플 카운터 - Google Patents

초기값을 갖는 리플 카운터 Download PDF

Info

Publication number
KR930008659B1
KR930008659B1 KR1019910011041A KR910011041A KR930008659B1 KR 930008659 B1 KR930008659 B1 KR 930008659B1 KR 1019910011041 A KR1019910011041 A KR 1019910011041A KR 910011041 A KR910011041 A KR 910011041A KR 930008659 B1 KR930008659 B1 KR 930008659B1
Authority
KR
South Korea
Prior art keywords
clock
output
flop
flip
initial value
Prior art date
Application number
KR1019910011041A
Other languages
English (en)
Other versions
KR930001589A (ko
Inventor
김직
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019910011041A priority Critical patent/KR930008659B1/ko
Publication of KR930001589A publication Critical patent/KR930001589A/ko
Application granted granted Critical
Publication of KR930008659B1 publication Critical patent/KR930008659B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

초기값을 갖는 리플 카운터
제 1 도는 일반적인 리플 카운터 회로도.
제 2 도 (a) 내지 (e)는 제 1 도에 따른 동작 타이밍도.
제 3 도는 본 발명에 따른 초기값을 갖는 리플 카운터 회로도.
제 4 도 (a) 내지 (d)는 본 발명에 사용되는 디-플립플롭/2분주회로의 동작 타이밍도.
제 5 도 (a) 내지 (e)는 본 발명에 따른 제 3 도의 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11-13 : 디-플립플롭/2분주회로
14, 15 : 클럭선택기 I-I2: 초기값결정데이타
D-D2: 카운트출력데이타
AN1, AN2: 앤드게이트 NOT1, N1, N2: 인버터게이트
NOR1: 노아게이트 CKin: 카운트클럭
본 발명은 카운터에 관한 것으로, 특히 초기값을 설정할 수 있고, 그 초기값 이후부터 카운트를 수행하게 하는 초기값을 갖는 리플 카운터에 관한 것이다.
일반적으로, 리플 카운터는 앞단의 캐리출력을 입력클럭으로 인가받는 2분주기를 다단으로 연결하고, 카운트 클럭을 첫단의 클럭신호로 인가시켜 각 단의 출력을 병렬로 데이타 출력하도록 하는데, 제 1 도는 종래의 3비트 카운트회로도로서, 이에 도시된 바와같이 디-플립플롭의 반전출력을 데이타 입력으로 피드백시켜 입력클럭(CK)을 2분주주시켜 출력(Q)하도록 하는 2분주회로(1),(2),(3)을 앞단의 출력을 다음 단에서 클럭신호로 인가받도록 연결하고, 리세트신호를 상기 2분주회로(1-3)의 리세트단자에 공통으로 인가시키며, 카운트클럭(CKin)을 상기 첫단 2분주회로(1)의 클럭단자에 인가시켜 구성된다.
이와같이 구성되는 종래 카운트회로의 동작은 제 2 도 (a) 내지 (e)에 도시한 카운트 타이밍도 도시된 바와같이 수정주파수를 갖는 카운트클럭(CKin)이 첫단 2분주회로(1)의 클럭단자(CK)에 인가될때, 리세트신호가 제 2 도 (a)와 같이 리세트 액티브 상태인 저전위 신호에서 리세트 해제상태인 고전위 신호로 인가되면, 첫단 2분주회로(1)는 입력카운트클럭(CKin)의 하강에지에서 트리거되어 제 2 도 (c)와 같이 2분주 출력을 하게되고, 이 2분주회로(1)의 출력(Q1)을 클럭(CK)단자에 인가받는 2분주회로(2)는 제 2 도 (d)와 같이 제 2 도 (c)의 신호를 하강에지에 트리거되어 2분주시키며, 이를 분주회로(3)에서 제 2 도 (e)와 같이 다시 2분주시킨다. 따라서 각 분주회로(1-3)의 출력을 병렬로 출력시키면, 초기값이 "0"에서 입력클럭(CKin)의 1주기마다 바이너리 "1"씩 증가되는 3비트의 카운트데이타( Dø,D1,D2)가 된다.
그러나, 이와같은 2분주회로를 이용하는 카운터에서는 초기값이 "0"에서 리세트 해제이후부터 카운트를 시작하여 "1"씩 증가되므로 소정의 초기값을 갖고 카운트를 증가해야 하는 경우에 적용할 수 없는 문제점이 있었다.
본 발명은 이와같은 문제점을 감안하여 초기값을 설정할 수 있게 하고, 설정된 초기값부터 카운트를 시작할 수 있도록 한 초기값을 갖는 리플 카운터를 창안한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제 3 도는 본 발명에 따른 초기값을 갖는 리플 카운터회로도로서, 이에 도시한 바와같이 초기값 설정데이타(I),(I1),(I2)를 각기 데이타 입력으로 인가받고, 콘트롤신호(Control)를 인버터게이트(NOT1)를 통해 공통으로 입력받아 그 콘트롤 신호에 따라 상기 데이타 입력을 출력에 전달하는 디-플립플롭으로 동작하거나, 입력클럭을 2분주시켜 출력하는 2분주회로로 동작하여 각 출력을 카운트데이타(D,D1,D2)로 출력하는 디-플립플롭/2분주회로(11),(12),(13)와, 상기 인버터게이트(NOT1)를 통해 입력되는 콘트롤신호(Control)에 따라 디-플립플롭/2분주회로(11)의 클럭신호로 인가되는 카운트클럭(CKin) 또는 앞단 디-플립플롭/2분주회로(11),(12)의 출력(Dø),(D1)을 선택하여 디-플립플롭/2분주회로(12),(13) 클럭신호로 인가시키는 클럭선택부(14),(15)로 구성하였다.
여기서, 클럭선택부는 콘트롤신호(Control)를 입력받는 인버터게이트(NOT1)의 출력을 일측입력으로 카운트클럭(CKin)을 인가받는 앤드게이트(AN1)의 타측입력으로 인가함과 아울러 인버터게이트(N1)를 통해서는 일측입력으로 앞단 디-플립플롭/2분주회로의 출력(Q)을 인가받는 앤드게이트(AN2)의 타측입력으로 인가하고, 그 앤드게이트(AN1),(AN2)의 출력을 노아게이트(NOR1)를 통한 후 다시 인버터게이트(N2)를 통해 디-플립플롭/2분주회로의 클럭단자에 인가하도록 구성된다.
이와같이 구성한 본 발명 초기값을 갖는 리플 카운터회로의 작용 및 효과를 설명하면 다음과 같다.
먼저, 본 발명에 사용하는 디-플립플롭/2분주회로는 제 4 도 (a) 내지 (d) 디-플립플롭/2분주회로 타이밍도에 도시한 바와같이 콘트롤신호(C)에 따라 입력데이타(In)를 출력(Q)으로 전달하는 디-플립플롭과 클럭(CK)을 2분주시켜 출력(Q)하는 2분주회로로서 동작되는데, 콘트롤신호(C)가 저전위 신호일때는, 입력데이타(In)에 무관하게 클럭(CK)의 하아에지에 토글되는 2분주출력을 하게되고, 콘트롤신호(C)가 고전위신호일때는 클럭(CK)의 하강에치에 동기하여 입력데이타(In)를 출력(Q)으로 전달하는 디-플립플롭으로서 동작하게 된다.
따라서, 이와같은 데이타-플립플롭/2분주회로의 특성을 이용하는 본 발명은 초기값을 설정하고자 할 경우에 디-플립플롭/2분주회로(11),(12),(13)를 디-플립플롭으로서 동작하도록 제어함과 아울러 초기값설정데이타(I),(I1),(I2)를 각각의 데이타 입력으로 인가시켜 데이타출력(D,D1,D2)으로 나타나게 한 후, 콘트롤신호(Control)를 변환하여 앞단의 출력을 클럭으로 입력받아 2분주시켜 출력하는 2분주회로로 동작시키면 설정된 초기값부터 카운트값이 증가되어 초기값을 카운터로서의 동작을 만족시킨다.
제 5 도 (a) 내지 (e)는 본 발명에 따른 제 3 도의 동작 타이밍도로서, 이에 도시한 바와같이 콘트롤신호(Control)가 저전위 신호로 인가되는 구간에서는, 인버터게이트(NOT1)를 통하여 각 디-플립플롭/2분주회로(11),(12),(13)의 콘트롤신호단자(C)에 공통으로 고전위 신호를 인가시켜 디-플립플롭으로서 동작하게하므로, 초기값설정데이타(I,I1,I2)에 따라 각 출력(Q)이 전달되어 카운트데이타(D,D1,D2)는 설정된 초기값데이타(I,I1,I2)가 된다.
이때, 클럭선택부는 인버터게이트(NOT1)를 통한 콘트롤신호(Control)가 고전위 신호이므로, 앤드게이트(AN1)은 일측 입력으로 인가되는 카운트클력(CKin)을 전달하게 되고, 앤드게이트(AN2)는 인버터게이트(NOT1)를 통해 입력되는 콘트롤신호가 인버터게이트(N1)를 통해 저전위 신호로 반전되어 일측입력단자에 인가되므로 타측입력에 무관하게 저전위 출력이 되며, 이에따라 앤드게이트(AN1)를 통해 전달되는 카운트클럭(CKin)이 노아게이트(NOR1)를 통해 반전된후 인버터게이트(N2)를 통해 다시 반전되어 원래의 카운트클럭(CKin)과 동일위상의 클럭신호로 디-플립플롭/2분주회로의 클럭단자에 인가된다.
그러므로, 제 5 도 (a)와 같은 콘트롤신호(Control)가 저전위 구간에서는 디-플립플롭/2분주회로(11-13)가 디플립플롭으로 동작하여 초기설정값(I,I1,I2)을 데이타출력(Dø,D1,D2)으로 전달한다.
이후 콘트롤신호(Control)가 고전위 신호로 변환되면, 인버터게이트(NOT1)를 통해 디-플립플롭/2분주회로(11-13)가 2분주회로로서 동작하게 되고, 이때 클럭선택부는 앤드게이트(AN1)가 항상 저전위 출력이 되는 오프상태이고, 앤드게이트(AN2)는 앞단 디-플립플롭/2분주회로의 출력(Q)을 전달하게 되어 노아게이트(NOR1) 및 인버터게이트(N2)를 다시 통해 동일 위상으로 앞단의 캐리출력(Q)을 클럭단자에 인가시킨다.
따라서, 초기값을 "0,1,"라고 설정하였다면, 콘트롤신호(Control)가 저전위인 초기값 설정구간에서 데이타출력(D2,D1,D)이 제 5 도 (e),(d),(c)에서 초기값 세팅구간과 같이 ",1,"출력을 하므로 초기값이 설정된다. 이후 상기 초기값 "0,1,0"에서부터 카운트값을 증가하기 위해서 콘트롤신호(Control)를 고전위 신호로 변환시키면, 디-플립플롭/2분주회로(11-13)가 2분주회로로서 동작하게 되면서 클럭단자에는 클럭선택부(14),(15)에 의해 앞단의 출력이 피드백되므로, 제 5 도 (c),(d) 및 (e)와 같이 제 1 디-플립플롭/2분주회로(11)는 카운트클럭(CKin)을 클럭신호로 인가받아 2분주시키고, 그 2분주출력[제 5 도 (c)]이 제 2 디-플립플롭/2분주회로(12) 클럭신호로 인가되고 제 5 도 (d)와 같이제 5 도 (c)신호를 2분주시키며, 제 3 디-플립플롭/2분주회로(13)는 제 5 도 (e)신호와 같이 2분주시킨다. 여기서, 디-플립플롭/2분주회로가 2분주회로로 동작할 때는, 초기값 설정데이타(I2,I1,I)에 의해 초기값 세팅구간에서 현재의 출력(Q)및 반전출력(Q)이 결정되어 초기값 설정데이타(I2,I1,I)를 데이타출력(D2,D1,D)으로 전달하고 있는 상태이므로, 2분주회로로 동작할때는 반전출력(QB)이 데이타 입력으로 피드백되는 데이타-플립플롭의 동작이 되어 초기설정값이 "1"인 제 2 디-플립플롭/2분주회로(12)는 데이타입력에 저전위("0")의 반전출력(QB)이 피드백된 상태이다. 이에따라 제 5 도 (c)신호가 첫번째 하강에지가 되는 타이밍에 출력(D1)은 초기값 "1"에서 "0"로 반전되고, 이 하강에치에 의해 제 3 디-플립플롭/2분주회로(13)는 초기값 "0"에서 "1"로 반전되는 제 5 도 (e)와 같은 출력이 된다. 즉, 초기값 "0,1,0"에서 카운트클럭(CKin)의 최초하강에서 입력이 되면 "0,1,1"이 출력되며, 두번째 하강에지에서 "1,0,0"가 된다. 이에 따라 카운트 출력은 초기값 "0,1,0"에서 "0,1,1"→"1,0,0"→"1,0,1"→…,로 카운트값을 증가하게 된다.
이상에서 설명한 바와같이 본 발명은 리플 카운터에 초기값을 설정시켜 줌으로서, 리플 카운터의 활용범위가 확대되고, 룸과 램등의 어드레스 카운터등에서 초기값을 설정한 후 그 초기값 이후의 어드레스를 순차증가시켜 억세스해야 하는 경우 그 적용이 유용하게 되는 효과가 있다.

Claims (2)

  1. 초기값 데이타 (I),(I1),(I2)를 각기 데이타 입력으로 인가받고 콘트롤신호(Control)를 인버터게이트(NOT1)를 통해 공통으로 입력받아 그 콘트롤신호에 따라 상기 초기값 설정데이타(I),(I1),(I2)를 출력에 전달하는 디-플립플롭으로 동작하거나, 앞단의 출력을 2분주시켜 출력하는 2분주회로로 동작하여 각출력을 카운트데이타(D,D1,D2)로 출력하는 디-플립플롭/2분주회로(11),(12),(13)와, 상기 인버터게이트(NOT1)를 통해 입력되는 콘트롤신호(Control)에 따라 카운트클럭(CKin) 또는 앞단 디-플립플롭/2분주회로의 출력을 선택하여 디-플립플롭/2분주회로(12),(13)의 클럭신호로 인가시키는 클럭선택부(14),(15)로 구성한 것을 특징으로 하는 초기값을 갖는 리플 카운터.
  2. 제 1 항에 있어서, 클럭선택부는 인버터게이트(NOT1)의 출력을 일측 입력으로 카운트클럭(CKin)을 인가받는 앤드게이크(AN1)의 타측입력으로 인가함과 아울러 인버터케이트(N1)을 통해서는 일측입력으로 앞단 디-플립플롭/2분주회로의 출력을 인가받는 앤드게이트(AN2)의 타측입력으로 인가하고, 그 앤드게이트(AN1),(AN2)의 출력을 노아게이트(NOR1)를 통한 후 다시 인버터게이트(N2)를 통해 해당 디-플립플롭/2분주회로의 클럭단자에 인가하도록 구성한 것을 특징으로 하는 초기값을 갖는 리플 카운터.
KR1019910011041A 1991-06-29 1991-06-29 초기값을 갖는 리플 카운터 KR930008659B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910011041A KR930008659B1 (ko) 1991-06-29 1991-06-29 초기값을 갖는 리플 카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910011041A KR930008659B1 (ko) 1991-06-29 1991-06-29 초기값을 갖는 리플 카운터

Publications (2)

Publication Number Publication Date
KR930001589A KR930001589A (ko) 1993-01-16
KR930008659B1 true KR930008659B1 (ko) 1993-09-11

Family

ID=19316576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011041A KR930008659B1 (ko) 1991-06-29 1991-06-29 초기값을 갖는 리플 카운터

Country Status (1)

Country Link
KR (1) KR930008659B1 (ko)

Also Published As

Publication number Publication date
KR930001589A (ko) 1993-01-16

Similar Documents

Publication Publication Date Title
JPS6243568B2 (ko)
US4939384A (en) Flip-flop circuit
JPH04503135A (ja) 高速プリスケーラ
EP0270191A2 (en) Divider circuit
JPH04219015A (ja) クロック・デスキュー回路
KR900004188B1 (ko) 잡음펄스 억제회로
JPH09107284A (ja) 高速同期カウンタ回路
KR930008659B1 (ko) 초기값을 갖는 리플 카운터
JPS61101113A (ja) フリツプフロツプ回路
US4741005A (en) Counter circuit having flip-flops for synchronizing carry signals between stages
JP2659186B2 (ja) デイジタル可変分周回路
US5200649A (en) Flip-flop circuit with decreased time required from take in of data input to setting of data output
JPH0834435B2 (ja) マルチプレクサ
US5214681A (en) Frequency-divider circuit with input signal level offset control
JPH0352041Y2 (ko)
KR100336753B1 (ko) 상태 클럭 발생기
KR930003905Y1 (ko) 넌-오버랩핑 2-위상 클럭 발생회로
JPS63229917A (ja) 奇数分の1分周器
KR940010436B1 (ko) 주파수 분주회로
JPH0561817B2 (ko)
JP2679471B2 (ja) クロック切替回路
KR100295638B1 (ko) 디디알에스디램용 부지연회로
CN118041345A (zh) 分频系数动态可配的任意整数分频器
KR950010541Y1 (ko) 펄스발생회로
JPH0795047A (ja) 分周回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee