KR930007929B1

KR930007929B1 - 프로그래머블 에러정정시스템

Info

Publication number: KR930007929B1
Application number: KR1019910001862A
Authority: KR
Inventors: 김주선
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1991-01-31
Filing date: 1991-01-31
Publication date: 1993-08-21
Also published as: KR920015198A

Abstract

내용 없음.

Description

프로그래머블 에러정정시스템

제1도는 본 발명에 의한 에러정정시스템을 도시한 구성 블럭도.

제2도는 제1도의 갈로아필드연산부의 일 실시예를 도시한 구성 블럭도.

제3도는 콘트롤버스에 공급되는 데이타군의 할당을 도시한 다이어그램.

제4도는 본 발명에 의한 에러정정시스템의 세부 접속관계를 도시한 블럭도.

제5도는 제4도의 시스템을 제어하기 위한 제어용데이타의 할당을 도시한 다이어그램.

제6도는 제4도의 갈로아필드연산부의 제어신호를 생성하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

100 : 갈로아필드연산부 200 : 래치부

300 : 레지스터부 400 : 디코딩부

500 : 에러위치산출부 600 : 신드롬생성부

본 발명은 프로그램머블 에러정정시스템에 관한 것으로, 특히 데이타를 리드솔로몬코드(Reed-Solomon code ; RS Code)로 인코딩하고 디코딩하는 방식의 에러정정시스템에 관한 것이다.

일반적으로 CD(콤팩트디스크), CD-ROM(콤팩트 디스크롬), CD-I(콤팩트디스크인티랙티브) 및 DAT(디지탈오디오테이프)시스템에는 데이타를 RS코드로 인코딩하고 디코딩하는 방식이 채택되어 사용되고 있다. 특히, 정보용 데이타를 저장하는 CD-ROM시스템에 사용할 경우에는 원래의 2중정정 RS코드에 1중정정 RS 코드를 덧붙여 한번 더 에러정정을 행해주고 있다. 따라서, CD-ROM시스템을 구성함에 있어서 1심볼정정 RS코드를 디코딩할 때 소정의 시간 이내에 에러위치 및 에러값을 계산해 내는 에러정정시스템이 필요하다. 이때, GF(2^m)의 원들간에 곱셈 및 나눗셈, 덧셈을 행하게 되고, 특히 나눗셈은 롬테이블(2⁸×8)이 필요하여 많은 칩면적을 차지하게 되는 문제점이 있었다.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 에러정정시스템의 하드웨어내에서 콘트롤버스에 공급되는 데이타를 달리함으로써 곱셈기, 덧셈기 및 제곱기등을 이용하여 나눗셈을 행할 수 있는 프로그래머블 에러정정시스템을 제공하는 것을 그 목적으로 하고 있다.

그러므로, 본 발명은 상기 목적을 달성하기 위하여, 갈로아필드GF(2^m)의 엘레멘트로 구성되는 1심볼정정 RS 코드로 인코딩된 데이타를 디코딩하여 에러위치 및 에러값을 발생하는 에러정정시스템에 있어서, 에러위치와 에러값을 계산하기 위한 갈로아필드연산부(100)(GFALU)와, 상기 갈로아필드연산부(100)(GFALU)에 공급되는 데이타를 유지하기 위한 레지스터부(300)(HRA, HRB, HRC)와, 데이타버스(DBUS)에 공급되는 데이타를 래치하기 위한 래치부(200)(MRES)와, 입력단자(IN)에 공급되는 데이타로 부터 신드롬(S₀, S₁)을 계산하여 그 출력중 하나를 데이타버스에 공급하는 신드롬생성부(600)(SYNDGEN)와, 상기 갈로아필드연산부(100)(GFALU)의 에러위치에 대한 오프셋 어드레스신호를 발생하고 이레지여(erasure)위치에 대하여 에러위치값을 계산하여 그 출력중의 하나를 데이타버스에 공급하는 에러위치산출부(500)(ELOCAL)와, 콘트롤버스로 부터 공급되는 데이타중에서 데이타버스로 부터 데이타를 공급받을 하나의 레지스터를 지정하는 데이타를 디코딩하는 블럭(410)(DSTDEC)과, 콘트롤버스로 부터 공급되는 데이타 중에서 데이타버스로 데이타를 출력하는 하나의 레지스터를 지정하는 데이타를 디코딩하는 블럭(420)(SRCDEC)과, 상기 갈로아필드연산부(100)의 계산모드를 결정하는 데이타를 디코딩하는 블럭(430)(MODEC)으로 구성된 디코딩부(400)를 포함하는 프로그래머블 에러정정시스템을 제공하고 있다.

이하, 본 발명의 바람직한 일 실시예에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

본 발명은 제1도에 도시한 바와같이, 에러위치 및 에러값들을 연산하기 위한 갈로아필드연산부(100)(GFALU) 와, 그 중간결과를 래치하는 래치부(200)(MRES)와, 그 갈로아필드연산부(100)(GFALU)에 데이타를 유지 및 공급하는 레지스터부(300)(HRA, HRB, HRC)를 포함하고 있으며, 연산작업 중에 데이타의 흐름을 제어하는 신호들은 콘트롤버스(CBUS)로 부터 공급되는 콘트롤데이타를 디코딩하는 블럭으로서 디코딩부(400)(DSTDEC, SRCDEC, MODEC)를 포함하고 있다. 이 디코딩부(400)의 MODEC블럭은 상기 갈로아필드연산부(100)(GFALU)의 연산모드를 결정한다. 또한, 에러위치산출부(500)(ELOCAL)는 갈로아필드연산부(100)가 소정의 연산을 행할때 에러위치에 대한 오프셋어드레스신호를 발생하고, 이레이져위치(erasue)에 대하여 에러위치값을 계산하여 버스(DBUS)에 출력한다. 한편, 신드롬생성부(600)는 입력단자(IN)에 공급되는 데이타로 부터 신드롬을 구하여 버스(DBUS)에 공급한다.

여기서, 에러정정과정을 보면 먼저 신드롬(SYNDROME)을 계산하고, 이것으로부터 에러위치와 에러값을 계산하여, 에러위치에 데이타에 에러값을 더해줌으로써, 원래의 데이타를 복구하면 된다. 1심볼정정 RS코드에 있어서 구할 수 있는 신드롬은 두개인데 각각 S₀, S₁이라고 하고 에러위치를 α¹(여기서, i는 코드워드를 다항식 표면으로 기재했을 때 제i번째 위치를 심볼에 대한 인덱스), 에러값을 ei라 하면

S₀=ei ………………………………………………………………(1)

S₁=ei·α¹…………………………………………………………(2)

의 관계가 성립하고 상기 (1)식과 (2)식에 의해

S₀·α¹+S₁=0…………………………………………………………(3)

이 성립한다.

따라서 i를 0에서 코드워드로 '심볼수-1'만큼 증가시키면서 (3)식을 만족하는가를 확인하면, 만족하는 i번째 심볼에 에러가 발생했음을 알 수 있고 만족하는 i값이 없을때는 2심볼 이상의 에러가 발생했다고 가정할 수 있다(단 이때 신드롬 S₀, S₁은 둘다 0이 아니다).

1심볼에러정정 RS코드에 있어서 이레이져(erasure )위치가 2개이면 그에 대한 레어위치를 αⁱ, α^j라할때 두개의 에러값 즉, 각각 i, j에 대해서 ei, dj를 구할 수 있다. 두개의 에러값 ei, ej를 구하는 방법은 아래에 기술하기로 한다.

S₀=ei+ej …………………………………………………………(4)

S₁=ei·αⁱ+ejα^j…………………………………………………(5)

이 성립하므로, 상기 (4)와 (5)식은 ei, ej에 대한 2원 1차 연립방정식임로 유일한 해 ei, ej를 갖는다. 즉

ei=S₀+ej ………………………………………………………(7)

이 성립한다.

주어진 S₀, S₁과 αⁱ, α^j에 대해 (6)과 (7)식을 연산하면 ei, ej의 두개의 에러값을 구해낼 수가 있다. (6)식은

ej=(S₀·i+S₁)×(αⁱ+ α^j)^-1…………………………………(7)

로써 곱셈을 행하여 구할수도 있다.

본 발명에는 상기 (8)식을 연산할 수 있도록 구성되어져 있으며 (αⁱ+ α^j)^-1을 구함에 있어서 다음 과정을 이용하면 된다. GF(2^m)의 임의의 원소를 A라 하면 그의 역원 A^-1에 대해 다음식을 만족한다.

A^-1=A^2m-1-1=A²(2^m-1-1)………………………………(9)(∴A^2m-1=1)

(9)식에서 2^m-1-1은

2⁰+2¹+2²+…+2^m-2이고

2(2^m-1-1)은

2¹+2²+2³+…+2^m-1……………………………………………(10)

이다

(9)식을 (10)식에 의해 다시 쓰면

A^-1=A²(^2m-1-1)=A(2¹+2²+2³+…+2^m-1)

=A2·A2²·A2³…A^2m-1………………………………………(11)

이 되고 (11)식에 의해 A^-1을 계산할 수가 있다.

즉 A²을 먼저 구하고 그 값을 제곱하여 A2²을 구하고 A²에 곱하여 A²·A2²을 구한다 또 A2²을 제곱하여 A2³을 구하고 그 값을 A2·A2²에 곱하여 A2·A2²·A2³을 구한다. 계속해서 같은 방식으로 진행하면 A^-1을 구할 수 있고 m=8인 경우에는 7단계만에 A^-1을 구할 수가 있다. 위에 설명한 식들을 계산하는 회로가 주어진다면 시간적으로 나열하여 에러정정을 해낼 수 있다.

본 발명은 상기와 같은 연산을 행할 수 있도록 구성되며, 본 발명의 에러위치산출부(500)(ELOCAL)는 갈로아필드연산부(100)가 A×αⁱ+C의 연산을 행할때, 실제로는 (A×α)×α×…×α+C를 연산할때, 제로플래그신호(ZF)가 0일때의 i를 래치하여 시스템어드레스부(SUMADR)로 오프셋어드레스값을 출력한다. 또한, 에러위치산출부(500)(ELOCAL)는 두심볼을 정정할때에 신드롬생성부(600)에 공급되는 클럭신호에 동기되어 이레이져(erasure)가 있는 위치에 αⁱ,α^j를 계산하여 라인(ELOI, ELIJ)에 각각 공급한다.

신드롬생성부(600)(SYNDGEN)는 입력단자(IN)를 통해 공급되는 데이타로 부터 신드롬 S₀와 S₁을 구하여 각각 라인(SYND0, SYND1)에 출력하고 멀티플렉서 A(MUXA)는 둘중 하나를 선택해서 차례로 D버스(DBUS)에 출력하고 멀티플렉서B(MUXB)는 ELOI와 ELOJ중 하나를 D버스(DBUS)에 공급한다. 레지스터(HRA, HRB, HRC)는 D버스(DBUS)로 부터 데이타를 공급받고 유지시키며 갈로아필드연산부(100)(GFALU)의 A, B, C에 각각 공급한다. 또 다른 레지스터(310)(EXR)는 D버스(DBUS)에서 데이타를 공급받고 외부로 데이타를 출력한다. 래치부(200)(MRES)는 D버스(DBUS)에서 데이타를 공급받고 D버스(DBUS)에 그 값을 출력한다. 갈로아필드연산부(100)(GFALU)는 상기 레지스터(300)(HRA, HRB 및 HRC)에 의해 공급받는 데이타를 각각 A, B, C포트로 입력하여 A×B, A×α+C, B+C, B²등을 행하여 그 값 또는 일부를 포트D에 출력하고 그 값에 대한 제로프래그(ZERO FLAG)를 ZF로 출력한다. 갈로아필드연산부(100)(GFALU)는 제2도 처럼 구성되어져 있는데 각 블럭의 기능은 다음과 같다. 블럭SEI1(110)은 신호 SET1A에 의해 "1"이나 포트A의 데이타값을 X로 출력하고, 블럭SET2(120)는 신호 SET2B에 의해 "α"나 신호 BM의 데이타값을 Y로 출력하며, 블럭SET0(130)는 신호 SET0C에 의해 "0"나 포트C의 데이타값을 W로 출력한다. 블럭PWR(140)은 포트B의 데이타를 제곱하여 B-PWR로 출력하고 멀티플렉서(150)(MUXC)는 B-PWR값이나 포트B값을 BM에 SELB의 값에 따라 출력한다. 블럭MULTER(160)은 X와 Y를 곱하여 Z로 출력하며 블럭 ADDER(170)는 Z와 W값을 더하여 ZPW로 출력한다. 멀티플랙서D(MUXD)(180)블록은 ZPW와 Z중 하나를 포트D로 출력한다. 블럭 ZDET(190)는 ZPW로 공급되는 데이타가 0인지 아닌지를 판별하여 포트ZF로 출력한다. 위의 과정은 SELB, SET2B, SET0C, SET1A, SELD값에 의해 모드가 정해져서 포트A, B, C, 로 공급되는 데이타에 대해 연산이 행해져서 포트D와 ZF로 출력되어진다.

지금까지 본 발명의 구성요소와 기능에 대해서 알아보았는데 그러한 기능들의 시간적인 동작은 C버스(CBUS)로 공급되는 데이타로 제어할 수가 있다. 제3도에처럼 데이타를 구성하여 C버스로 공급하면 디코딩부(400)(DSTDEC, SRCDEC, MODEC)에 의해서 디코딩되어 데이타의 통로(Path)가 제어된다.

제3도에서, 필드2(FIELD2)는 데스티네이션필드(DESTINATION FIELS)를 의미하며, 데이타가 입력되는 곳을 지정한다. 필드1(FIELD2)는 소스필드(SOURCE FIELD)를 의미하며, 데이타가 출력되는 곳을 지정한다. 필드0(FIELD0)은 모드필드(MODE FIELD)를 의미하며, 갈로아필드연산부(100)(GFALU)의 모드를 지정한다.

위의 설명에 기초하여 본 발명의 적용예를 살펴보겠다. 제4도는 본 발명에 기초하여 구성된 회로이며 래치부(200)(MRES)블럭의 레지스터(MRI, MRJ, MRA, MRB)로 구성되어 있음을 알 수 있다. 제5도는 제4도로 구성된 시스템을 제어하기 위해 제어용 데이타에 역할을 할당하는 다이어그램이다.

제5도에서 필드2는 데스티네이션 제어신호를 제정하고, 필드1은 소스제어신호를 지정하며, 필드0은 모드제어신호를 지정한다. 제5도에 도시한 제어용 데이타의 할당에 따라서 필드2 및 필드1의 코드에 따른 데이타의 흐름을 하기의 표 1에 나타내었다. 또한 필드0의 코드애 따른 모드 및 선택을 [표 2]에 나타내었다.

[표 1]

* Fiele2 or Field1의 Code

** SYNDGEN이나 ELOCAL BLOCK에서 오는 데이타는 2개이므로 둘중 하나를 선택할 필요가 있는데 데이타를 GFALU를 통하지 않고 MOVE할때는 MODE가 필요하지 않으므로 그중 하나를 이용함.

[표 2]

표 1에서 HRA

DBUS는 데이타버스(DBUS)에서 HRA로 데이타가 흘러감을 나타내고 DBUS ←GFALU는 GFALU로 부터 데이타버스에 데이타를 출력함을 의미한다. 두 과정이 따로 표현될 수는 있지만 동시에 두과정이 진행되어야만 데이타가 도중에 유실되지 않고 이동될 수가 있다. 만약 CTLWD(C버스(CBUS)에 공급되는 데이타를 CTLWD(7 : 0)라 하자)가 "000100--"이면 표 1을 참조하여 HRA

BUS, BUS

MRA이므로 HRA

MRA동작을 행하게 되며 이때 모드비트가 돈케어(Don't care)인데 그 이유는 데이타가 GFALU를 거치지 않으므로 어떤값이라도 상관없기 때문이다. 제5도에 표시한 CTLWD(7 : 0)의 데이타를 차례로 C버스(CBUS)에 공급하면 표 1에 표시한 동작이 차례로 진행되어 원하는 과정을 수행하고 에러의 위치와 값을 찾아낼 수 있다. 식(3)과 식(6), (7), (8)을 행하는 데이타를 콘트롤버스(CBUS)에 공급해주면 각 식들을 연산하여 원하는 값을 얻을 수가 있다. 예를들어 표 3과 같이 코드를 생성하여 콘트롤버스(CBUS)에 공급하면 두개의 에러를 정정해낼 수가 있다.

[표 3]

다음, 모드필드의 코드에 따른 갈로아필드연산부의 제어신호들을 디코딩하는 진리표를 표 4에 기재하였다. 또한, 이 진리표에 대한 회로도를 제6도에 도시하였으나, 그 동작 및 회로설명은 생략하기로 한다.

[표 4]

이상으로 상술한 바와같이, 본 발명에 의한 프로그래머블 에러정정시스템은 위에서 예를들어 설명한 것처럼 CTLWD만 생성시켜 콘트롤버스(CBUS)에 공급시켜 주면 원하는 연산을 시간에 따라서 진행시킬 수가 있다. 따라서 본 발명은 종래의 ROM테이블이 필요가 없을뿐만 아니라 기존의 곱셈 및 덧셈도 그 순서와 행해지는 시간을 달리하여 행할 수 있다.

Claims

갈로아필드GF(2^m)의 엘레멘트로 구성되는 1심볼정정 RS코드로 인코딩된 데이타를 디코딩하여 에러위치 및 에러값을 발생하는 에러정정시스템에 있어서, 에러위치와 에러값을 계산하기 위한 갈로아필드연산부(100)(GFALU)와 ; 상기 갈로아필드연산부(100)(GFALU)에 공급되는 데이타를 유지하기 위한 레지스터부(300)(HRA, HRB, HRC)와 ; 데이타버스(DBUS)에 공급되는 데이타를 래치하기 위한 래치부(200)(MRES)와 ; 입력단자(IN)에 공급되는 데이타로 부터 신드롬(S₀, S₁)를 계산하여 그 출력중 하나를 데이타버스에 공급하는 신드롬생성부(600)(SYNDGEN)와 ; 상기 갈로아필드연산부(100)(GFALU)의 에러위치에 대한 오프셋어드레스신호를 발생하고 이레이져(erasure)위치에 대하여 에러위치값을 계산하여 그 출력중의 하나를 데이타버스에 공급하는 에러위치산출부(500)(ELOCAL)와 ; 콘트롤버스로 부터 공급되는 데이타중에서 데이타버스로 부터 데이타를 공급받을 하나의 레지스터 지정하는 데이타를 디코딩하는 블럭(410)(DSTDEC)과, 콘트롤버스로 부터 공급되는 데이타 중에서 데이타버스로 데이타를 출력하는 하나의 레지스터를 지정하는 데이타를 디코딩하는 블럭(420)(SRCDEC)과, 상기 갈로아필드연산부(100)의 계산모드를 결정하는 데이타를 디코딩하는 블럭(430)(MODEC)으로 구성된 디코딩부(400)를 포함함을 특징으로 하는 프로그래머블 에러정정시스템.

제1항에 있어서, 상기 갈로아필드연산부(100)(GFALU)는 소정의 신호에 따라서 "1"이나 포트 A의 데이타값을 X로 출력하는 블록(SET1)(110)과 ; 포트B의 데이타값을 제곱하여 B²을 계산하는 블록(140)(PWR)과 ; 입력B과 B²중 하나를 선택하여 출력하는 멀티플렉서(MUXC)(150)와 ; 소정의 신호에 따라서 상기 멀티플렉서(MUXC)의 출력을 패스하여 Y로 출력하거나 데이타 "α"를 출력하는 블록(SET2)(120)과 ; 소정의 신호에 따라서 "0"이나 포트C의 데이타값을 W로 출력하는 블록(SET0)(130)과 ; 상기 블록들(110 및 120)의 출력들(X와 Y)을 곱하여 출력(Z)을 발생하는 가산기(160)와 ; 상기 곱셈기(160)의 출력과 상기 블록(130)의 출력을 더하여 출력(ZPW)를 발생하는 가산기(170)와 ; 상기 가산기(170)의 출력(ZPW)과 상기 승산기(160)의 출력(Z)을 받아들여 그중 하나의 출력(D)을 발생하는 멀티플렉서(MUXD)와 ; 상기 가산기(170)의 출력(ZPW)의 값이 "0"인지 아닌지를 나타내는 제로플래드(ZF)를 발생하는 블록(ZDET)(190)을 포함하는 것을 특징으로 하는 프로그래머블 에러정정시스템.